VIVADO

基于FPGA的图像sobel锐化实现,包括tb测试文件和MATLAB辅助验证

算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到matlab显示图像效果2.算法运行软件版本MATLAB2022a,vivado2019.23
简简单单做算法·2023-09-15 07:28

Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

文章目录ISE开发环境Vivado开发环境方式1：XDC文件约束方式2：生成选项配置ISE开发环境ISE开发环境，可在如下Bit流文件生成选项中配置。
whik1194·2023-09-15 06:17

Xilinx IP解析之 Fast Fourier Transform(FFT) v9.1

前言——两个FFTIP核的区分在Vivado的IP中搜索FFT，会显示出FFT和LTEFFT，如下图所示。FFT就是我们一般使用的FFTIP核，而LTEFFT是什？它和FFT有什么区别？
徐晓康的博客·2023-09-14 09:06

VIVADO FFT IP核配置以及端口说明

（以下内容均是在学习了别人博客后，自己小结出来的）原文链接1：https://blog.csdn.net/FPGADesigner/article/details/80694673原文链接2：https://blog.csdn.net/qq_36375505/article/details/81742680#FFTIP核配置说明第一个选项是同时进行几路数据流并行。第二个选项是变换的实际点数，如果设
zan_·2023-09-14 09:06

Vivado中FFT9.1 IP核的使用（1）

目录1、xilinxFFTIP介绍2、FFTIP接口介绍3、xilinxFFTIP的仿真测试4、修改5、参考：1、xilinxFFTIP介绍1)正向和反向复数FFT，运行时间可配置。2)变换大小N=2m，m=3–163)数据采样精度bx=8–344)相位系数精度bw=8–345)算术类型：无标度（全精度）定点定标定点浮点数6)定点或浮点接口7)蝴蝶后舍入或截断8)BlockRAM或分布式RAM，用
CLL_caicai·2023-09-14 09:02

Vivado使用入门之四：时序约束操作大全

2.1ConstraintsWizard2.2EditTimingConstraints2.3Constraints目录下创建2.4Sources窗口“+”创建2.5菜单栏File中创建三、设置约束3.1约束类型3.2约束命令一、概览二、创建约束Vivado
知识充实人生·2023-09-14 08:47

MCU软核 3. Xilinx Artix7上运行cortex-m3软核

0.环境-win10+vivado2018.3+keilmdk-jlink-XC7A35TV121.下载资料https://keilpack.azureedge.net/pack/Keil.V2M-MPS2
qq_27158179·2023-09-14 05:10

MCU软核 2. Xilinx Artix7上运行tinyriscv

0.环境-ubuntu18-win10+vivado2018.3-gitdesktop-XC7A35TV12核心板-ft2232hl小板（用于程序烧录）1.git克隆源码GitDesktop->File
qq_27158179·2023-09-14 05:08

解决vivado hls 编译报错command ‘ap_source‘ returned error code

win10编译vivadohls的时候出现如下情况解决方案：打开C:\Xilinx\Vivado\2017.4\bin\unwrapped\win64.o这个目录备份原先的vivado.exe文件拷贝目录下
龙图腾·2023-09-13 16:30

FPGA-结合协议时序实现UART收发器（六）：仿真模块SIM_uart_drive_TB

vivado联合modelsim进行仿真。
Bellwen·2023-09-13 08:35

基于FPGA的图像指数对比度增强算法实现,包括tb测试文件和MATLAB辅助验证

.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1图像指数对比度增强概述4.2基于FPGA的图像指数对比度增强5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本Vivado2019.2matlab2022a3
简简单单做算法·2023-09-13 06:58

FPGA----Vivado SDK创建并使用静态链接库（C/C++代码移植）

1、在进行SoC开发时，PS端的C/C++代码可能涉及到核心算法需要移植操作，为此，本文讲述了如何将C/C++代码打包为.a文件供程序调用2、文章以我的程序为例，逐步讲述代码生成静态链接库并调用的方法。下面是我程序的目录结构，Util调用了Eigen矩阵运算库。load_circuit_from_case调用了xilffs（SD卡读取功能包）以及Util。circuit_sim调用了load_ci
发光的沙子·2023-09-12 23:42

FPGA----VCU128的SCUI（上位机软件）无法使用问题

①首先需要在购买的包装盒子中找到密匙去官网下载个license②在Vivado2019.1版本中将2019.2的板卡数据导入，很奇怪把哈哈哈哈。
发光的沙子·2023-09-12 23:11

Modelsim仿真问题解疑三：LM_LICENSE_FILE与Vivado命名冲突

现象:modelsim和Vivado同一时间只能使用一个，另一个会报license相关的错误原因：modelsim和Vivado的环境变量名称都为LM_LICENSE_FILE，值配置为其中一个时会导致另一个值被覆盖解决
知识充实人生·2023-09-11 21:40

Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]

现象：在Vivado中已配置modelsim为仿真工具后，运行仿真，报错USF-ModelSim-70和ERROR:[Vivado12-4473]详细报错内容如下ERROR:[USF-ModelSim-
知识充实人生·2023-09-11 21:36

Vivado 2017.04版本安装教程

文章目录前言一、vivado简介二、vivado下载三、vivado安装四、vivado申请证书五、关闭升级提醒六、资源自取前言本文记录了在windows11下安装vivado2017的详细步骤。
岁月指尖流·2023-09-10 21:24

在FPGA上快速搭建以太网

此设计的核心是VivadoIP中的AXIEthernetLiteIP模块（我在该项目中使用Vivado
碎碎思·2023-09-10 16:10

FPGA GTH aurora 8b/10b编解码 PCIE 板对板视频传输，提供2套工程源码加QT上位机源码和技术支持

核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、第1套vivado
9527华安·2023-09-10 12:27

FPGA GTH 全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持

发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、第1套vivado
9527华安·2023-09-10 12:26

FPGA GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado
9527华安·2023-09-10 12:56

FPGA GTH aurora 8b/10b编解码 PCIE 视频传输，提供2套工程源码加QT上位机源码和技术支持

核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、vivado
9527华安·2023-09-10 12:55

记录征战Mini开发板从无到有（一）

Xilinx只有Spartan6系列，这个系列的芯片只支持ISE软件，但是很多客户用的是VIVADO软件，所以导致我们无法满足客户的需求。
Moon_3181961725·2023-09-10 07:39

基于fpga实现tft屏幕显示数字、字母

简介开发平台：ZYNQ开发工具：Vivado2018.3tft屏幕分辨率：800*480在PL端使用纯verilog实现bitmap模块，基于该模块实现在tft屏幕显示数字0-9，以及FPGA字母Bitmap
学习就van事了·2023-09-09 16:11

Vivado XADC IP核 使用详解

本文介绍Vivado中XADCWizardV3.3的使用方法。XADC简介XADCWizardBasicInterfaceOptions：一共三种，分别是AXI4Lite、DRP、None。
怪都督·2023-09-09 13:26

Vivado HLS教程

准备学习VivadoHLS，这里做个记录。本着先感性再理性的学习规律，首先翻译Xilinx提供的教程ug871，同步上手操作。
masterleego·2023-09-09 07:16

基于FPGA的图像二值化处理,包括tb测试文件和MATLAB辅助验证

1.算法运行效果图预览将FPGA的数据导入到matlab进行显示2.算法运行软件版本Vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps...........
简简单单做算法·2023-09-09 04:41

基于FPGA的RGB图像转Ycbcr实现,包括tb测试文件以及MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的数据导入到matlab进行显示2.算法运行软件版本Vivado2019.2matlab2022a3
简简单单做算法·2023-09-09 04:41

【FPGA】Vivado综合停滞、死机（PID Not Specified）解决方法

在学FPGA的过程中发现：Vivado一点runsynthesis就挂死，原来还以为只是综合时间比较长，但等了30分钟还是没有综合完成。并且不管多简单的工程都结果都一样。
v-man·2023-09-07 07:44

Vivado_乘法器 IP核

本文介绍Vivado中乘法器的使用方法。文章目录Multiplier仿真ComplexMultiplier仿真Multiplier首先在IPCatalog中搜索Multiplier，找到后双击打开。
怪都督·2023-09-07 07:42

Vivado_Cordic IP核使用详解

本文介绍Vivado中CORDICV6.0的使用方法。
怪都督·2023-09-07 07:42

Vivado_除法器 IP核 使用详解

本文介绍使用Vivado中除法器DividerGenerator（5.1）的使用方法。
怪都督·2023-09-07 07:42

Xilinx相关软件安装

Xilinx相关软件安装1软件下载1.1Vivado1.2PetaLinux1.3Lincese2软件安装2.1安装Vivado2.2安装PetaLinux2.3安装P43软件卸载4官方支持5常见错误本文主要介绍
ཌ斌赋ད·2023-09-07 07:12

Vivado远程编译并下载程序到本地xilinx开发板

Vivado远程编译并下载程序到本地xilinx开发板关键词：vivado  远程烧写  frp  FPGA  xilinx  云服务器需求分析：  项目需要，最近需要把FPGA程序从altera移植到
大功率灯泡·2023-09-07 07:10

bit、bin 、mcs文件区别

而VIVADO中是可以在
横二彪·2023-09-07 07:38

16字节协议的串口通信

HEB、8’H90帧计数：2字节，用来说明发出去帧是第几帧数据：10字节，用于发送数据校验位：2字节，和校验，将数据位累计后取反2.架构设计2.1整体架构设计本架构基于黑金开发版Ax7101，开发工具vivado2022.3
Tiny_G·2023-09-07 01:11

基于FPGA的RGB图像转化为灰度图实现,通过MATLAB进行辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序
简简单单做算法·2023-09-07 00:28

基于FPGA的ECG心电信号峰值检测和心率计算,包括testbench测试文件和ECG数据转换为coe文件程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序
简简单单做算法·2023-09-06 20:53

超详细-Vivado配置Sublime+Sublime实现VHDL语法实时检查

目录一、前言二、准备工作三、Vivado配置Sublime3.1Vivado配置Sublime3.2环境变量添加3.3环境变量验证3.4Vivado设置3.5配置验证3.6解决Vivado配置失败问题四
知识充实人生·2023-09-06 17:56

基于FPGA的FIR数字滤波器设计（quartus和vivado程序都有）。

基于FPGA的FIR数字滤波器设计（quartus和vivado程序都有）。附：1.配套quartus从MATLAB系数生成直到仿真成功说明文档。2.配套仿真出波形（图1）的视频。
单片机探索者bea·2023-09-06 13:18

Vivado2018的工程迁移到Vivado2019上

Vivado2018的工程迁移到Vivado2019上说明：迁移很简单直接打开以后直接更新IP核后，即可重新编译工程1、打开Vivado2019软件，准备打开工程2、更新IP核3、重新编译即可
HX科技·2023-09-05 20:07

【ZYNQ】Linux驱动之梦开始的地方

软件版本：Vivado2021.1操作系统：WIN1064bit、Ubuntu18.04硬件平台：ZYNQUltraScale文章目录1.1系统框图1.2介绍1.2.1寄存器查询手册1.2.2物理地址与虚拟地址
菜虚鲲001·2023-09-05 15:29

FPGA输出lvds信号点亮液晶屏

XilinxLVDSOutput——原语调用_vivado原语_ShareWow丶的博客http://t.csdn.cn/Zy37p2功能描述MMCM模块为时钟模块，负责将系统时钟变频与输出，产生各模块所需要的时钟
nazonomaster·2023-09-05 06:39

基于FPGA的图像中值滤波开发,包括tb测试文件以及matlab验证代码

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览通过MATLAB调用FPGA的仿真结果，显示滤波效果：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-09-04 19:09

Vivado使用入门之三:I/O约束

一、导图概览二、I/O约束2.1I/O约束的内容I/O约束主要是对port的位置和电气特性进行设置，进入菜单栏Window的IOPorts，可以查看可约束的相关内容。一些port的常用特性解释如下Name:port的名称Direction:port的输入输出类型，有三种，输入in，输出out，双向端口inoutPackagePin:port约束的位置I/OStd:port的IO标准Bank:por
知识充实人生·2023-09-04 04:32

PLL原语例化使用时常见问题

、在实现阶段DRC报错DRCPDRC-38问题四、在实现阶段DRC报错DRCPDRC-43一、前言在设计中经常会使用PLL的原语进行例化使用，PLL如果直接例化使用将会报错，以PLLE2_ADV为例，vivado
知识充实人生·2023-09-04 04:31

Zynq 使用PYNQ AXIS DMA LoopBack实验

pynq_libraries/dma.html#pynq-libraries-dmaIPconnectedtotheAXIMaster(HPorACPports)hasaccesstoPSDRAM.搭建Vivado
Simpreative·2023-09-04 03:04

Vivado 添加FPGA开发板的Boards file的添加

1digilentboardfile下载地址下载地址：https://github.com/Digilent/vivado-boards2下载后3添加文件到vivado安装路径把文件复制到Vivado\
LEEE@FPGA·2023-09-04 01:26

VCS+Verdi脚本化仿真Vivado工程流程

前言前面的章节对VCS+Verdi与Vivado的联合仿真，从软件安装、VCS编译vivado仿真库以及直接通过Vivado界面export出VCS仿真文件夹，可直接执行仿真流程。
FPGA干货店·2023-09-03 10:56

vcs仿真教程（查看断言）

VCS是在linux下面用来进行仿真看波形的工具，类似于windows下面的modelsim以及questasim等工具，以及quartus、vivado仿真的操作。
一只迷茫的小狗·2023-09-03 10:54

【Vivado使用误区与进阶】XDC约束技巧之时钟篇

【Vivado使用误区与进阶】XDC约束技巧之时钟篇Xilinx的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战
jh你好·2023-09-01 18:43
上一页 13 14 15 16 17 18 19 20 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他