VIVADO

ubuntu 20.04 安装Vivado2020.2及Xilinx Platform Cable USB 驱动

ubuntu20.04安装Vivado2020.2及XilinxPlatformCableUSB驱动一、Ubuntu的Vivado安装1.安装Vivado2.选择Vivado安装项目进行安装二、XilinxPlatformCableUSB
luckywizard·2023-10-11 13:46

Ubuntu 20.04LTS环境下替换Vivado 2019.2代码编辑器

Ubuntu使用打开tools-settings-TextEditor参考打开tools-settings-TextEditor选中CustomEditor，然后点击右边的三个点，弹出这个界面然后切换到linux终端，安装xterm然后在下面编辑框里输入：xterm-geometry100x60-ecode[filename]-l[linenumber]前提是安装过了Vscode。
码尔泰·2023-10-11 13:07

2020-08-15利用IP核-加法器实现算数加

利用VivadoHLS和Vivado（过程...)。生成.tcl文件和.bit文件，上传到juypterbook之中。
c4d82bfede08·2023-10-10 21:38

FPGA USB FX2 图片发送试验 驱动CY7C68013A实现 提供2套工程源码和技术支持

我这儿已有的FPGAUSB通信方案3、CY7C68013A芯片解读和硬件设计FX2简介SlaveFIFO模式及其配置4、工程详细设计方案输入测试图片的处理PC上位机发送测试图片图像接收与缓存图像输出显示5、vivado
9527华安·2023-10-10 14:48

CY7C68013A芯片与FPGA

环境软件环境Vivado或quartus：FPGA（可编程门阵列）和SoC（系统片上集成电路）开发。KEIL：嵌入式软件的开发。
rainbow_lucky0106·2023-10-10 14:06

基于FPGA的图像缩小算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的处理结果导出到matlab中显示图像效果：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-10-10 13:43

FPGA基于GS2971/GS2972实现SDI视频收发 提供工程源码和技术支持

目录1、前言2、我目前已有的SDI编解码方案3、GS2971/GS2972芯片解读GS2971解读GS2972解读4、详细设计方案5、vivado工程1解读硬件逻辑工程软件SDK工程6、vivado工程
9527华安·2023-10-10 11:28

FPGA硬件解码SDI视频任意尺寸缩放输出 串口指令控制输出分辨率 提供工程源码和技术支持

目录1、前言2、SDI理论练习3、设计思路和架构SDI摄像头Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缩放FDMA图像缓存串口解析HDMI驱动4、vivado工程详解5、
9527华安·2023-10-10 11:28

FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持

ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块RGB888转YUV422SPMTE编码SDI模式图像缓存SPMTESDIGTXGV85004、vivado
9527华安·2023-10-10 11:27

【一 DE1-SOC】quartus II下载程序步骤

最近的开发都是使用vivado，想把某个工程迁移到DE1-SOC中，由于许久不使用qaurtus了，生疏了，下载程序老是失败，记录以一下载的步骤。
@晓凡·2023-10-09 22:39

正点原子嵌入式Linux学习笔记1（Petalinux设计和U-Boot篇）

开发所推出的开发套件、开发工具Petalinux包括U-Boot源码、Linux内核源码以及根文件系统嵌入式Linux系统三巨头：U-Boot、Linux内核以及rootfsPetalinux设计流程搭建Vivado
爱学习的诸葛铁锤·2023-10-09 16:36

FPGA设计时序约束三、设置时钟组set_clock_groups

目录一、背景二、时钟间关系2.1时钟关系分类2.2时钟关系查看三、异步时钟组3.1优先级3.2使用格式3.3asynchronous和exclusive3.4结果示例四、参考资料一、背景Vivado中时序分析工具默认会分析设计中所有时钟相关的时序路径
知识充实人生·2023-10-08 12:16

ZYNQ学习--DDSIP核

DDSCompiler（6.0）参考资料：可搜索VivadoDDSCompiler（6.0）模块使用Vivado的DDSCompiler（6.0）IP核参考手册注：创建工程省略IP核调用在IPCatalog
伊丽莎白鹅·2023-10-08 06:53

ZYNQ学习--AXI4-Stream data FIFO && FIFO的ADDA实验

参考文档：AXI4-STREAMDATAFIFO的学习Vivado官方文档《pg085-axi4stream-infrastructure》--43页AXI4-StreamDATAFIFO《AXI4-Stream
伊丽莎白鹅·2023-10-08 06:53

ZYNQ学习--PL 的LED 点亮实验

PL的"HelloWorld"LED实验参考文档《course_s1_ZYNQ那些事儿-FPGA实验篇V1.06》Vivado版本2018.3一、创建工程创建RTL工程，Targetlanguage选择
伊丽莎白鹅·2023-10-08 06:53

基于FPGA的图像形态学腐蚀算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到MATLAB,结果如下所示：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-10-08 06:18

Vivado爬坑指南（1）

xilinx作为全球高端FPGA的生产厂家之一，可以通过旗下的vivado软件对xilinx的芯片、开发板进行编程开发。作为一名刚入坑的新手小白，我将分享自己的一些建议，为新手爬坑提供帮助。
飞飞霏霏斐斐·2023-10-08 05:54

FPGA学习笔记（二）——从计数器到可控线性序列机、阻塞赋值与非阻塞赋值

p=1使用的编译器为Vivado，HDL语言为verilog一、从计数器到可控线性序列机1.1让LED按照亮0.25s，灭0.75s的状态循环亮灭。思路：设置计数器计数到1s才清零。
子非鱼icon·2023-10-07 13:24

Verilog HDL阻塞赋值和非阻塞赋值笔记

moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedgeclk)begina=b;c=a;endendmodule上面的代码在vivado
csdn_gddf102384398·2023-10-07 13:20

xilinx烧录器无法连接，结果重新装了个系统

背景：我用十年前的旧笔记本电脑一直当fpga调试电脑用，用了差不多两年，感觉性能越来越卡，开vivado的工程做implementation很慢，最近甚至出现了hardwaremanager连不上芯片，
danxutj·2023-10-06 05:59

System Generator学习——使用 AXI 接口和 IP 集成器

文章目录前言一、目标二、步骤1、检查AXI接口2、使用SystemGeneratorIP创建一个Vivado项目3、创建IP集成设计（IPI）4、实现设计总结前言在本节中，将学习如何使用SystemGenerator
岁月指尖流·2023-10-05 23:34

System Generator学习——将代码导入System Generator

文章目录前言一、步骤1：用M-Code建模控制1、引言2、目标3、步骤二、步骤2：用HDL建模模块1、引言2、目标3、步骤三、用C/C++代码建模块1、引言2、目标3、步骤4、第1部分：从VivadoHLS
岁月指尖流·2023-10-05 11:54

EDA学习环境的搭建

后续会份多节说明安装流程，当然有的没有出问题的就可以略过了；大体可分为：1、LINUX环境下Vivado、PetaLinux环境的搭建（Inte
abyssus abyssuszero·2023-10-05 07:42

Xilinx Vitis 启动时未响应的解决方法

在启动XilinxVitis2021.1时，无论是从XilinxVivado界面的LaunchVitis启动还是直接启动都会在启动后显示出主界面后未响应：其原因是Windows系统的PATH环境变量溢出了
Ayka·2023-10-05 06:42

Vivado中运行多个综合布局布线

有时需要Vivado同时运行多个runs，各个runs对应不同的synthesis策略、implementation策略、引脚约束、时序约束，这时可以通过createruns，对综合、布局布线策略以及相应的约束进行选择
山音水月·2023-10-05 06:11

Vivado约束中使用dict选项

偶然看到如下的XDC约束文件，使用了-dict选项，将某个引脚相关的约束一行写就，很简练，记录一下#ad9434set_property-dict{PACKAGE_PINAE13IOSTANDARDLVDS_25DIFF_TERMTRUE}[get_portsadc_clk_p];##G6FMC_LPC_LA00_CC_Pset_property-dict{PACKAGE_PINAF13IOSTA
山音水月·2023-10-05 06:41

Vivado改变工作目录

一般情况下Vivado的目录为C:/Users/xxx/AppData/Roaming/Xilinx/Vivado，可以通过TCL命令将其改变为当前工程的目录，cd[get_propertydirectory
山音水月·2023-10-05 06:41

关于WPWS、TPWS

文章目录概念其他这两日vivado的时序结果中出现了TPWSSlack为负值的情况，荡了一下相关资料，算是有了一个初步了解。概念pulsewidth指的是时钟clk的高电平宽度和低电平宽度。
山音水月·2023-10-05 06:11

Vivado中对源文件进行加密

文章目录基本配置语法VersionandOtherPragmasCommonBlockDefinition&Vendor-SpecificToolBlockDefinitionKeyDefinitionandRightsDigestMethodEncryptionPayload范例链接使用时发现需要license下面摘自UG1118，纯属纸上谈兵，做个记录而已基本配置语法VersionandOth
山音水月·2023-10-05 06:11

使用vivado封装IP

文章目录Basics定制IP的参数EnablementExpression封装IP时使用了绝对路径封装IP时设置AddressMapAddr相关tcl修正警告BusInterface'clk':ASSOCIATED_BUSIFbusparameterismissing.rst识别成低有效复位BusInterface'up_axi':FREQ_HZbusparametermissingfromAXI
山音水月·2023-10-05 06:11

vivado杂项记录

文章目录问题的解决XilinxVitis启动时未响应的解决方法Spawnfailed：Noerror错误vivado卡在InitializingLanguageServer的解决方法vivado中添加文件后出现
山音水月·2023-10-05 06:40

仿真调试说明——摘抄龙芯杯官方文件

1.仿真调试说明你需要具备以下知识：仿真工具的使用，比如Vivado的XsimVerilog的基本语法通过本文的学习，你将获得：各类仿真错误排查的方法CPU逻辑出错的调试指导Verilog运算符的优先级
码尔泰·2023-10-04 21:00

Vivado使用技巧（21）——仿真中的Debug特性

源代码级别调试VivadoSimulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。
码尔泰·2023-10-04 21:29

5位无符号阵列乘法器设计_matlab与FPGA数字滤波器设计（6）—— Vivado 中使用 Verilog 实现并行 FIR 滤波器/截位操作...

在FPGA实现FIR滤波器时，最常用的是直接型结构，简单方便，在实现直接型结构时，可以选择串行结构/并行结构/分布式结构。并行结构即并行实现FIR滤波器的乘累加操作，数据的处理速度较快，使用多个乘法器同时计算乘法操作，数据输入速率可以达到系统处理时钟的速率，且与阶数无关(相比较串行，用了更多的资源，但提高了处理速度，典型的“以资源换速度”的设计思想)；1.新建工程和文件(1)新建Verilog文件
weixin_39758032·2023-10-03 13:10

基于Matlab中Simulink生成FPGA-Verilog语言及联合Vivado的仿真（以卡尔曼-Kalman滤波器为例）

在Simulink中生成Verilog语言1、在Simulink中建立Kalman滤波器仿真2、将Kalman滤波器部分打包3、生成Verilog程序3.1、参数配置3.2、HDLCode代码生成三、Vivado
喜西·2023-10-03 04:30

错误：F13 is an invalid placement site

在vivado中绑定引脚时提示：F13isaninvalidplacementsitef13引脚在板子上是接千兆网的rxclk端的。
@晓凡·2023-10-02 11:21

基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享

前言31cameralink_display案例41.1案例功能41.2操作说明41.3关键代码(MicroBlaze)111.4Vivado工程说明161.5模块/IP核配置20前言本文主要介绍FPGA
Tronlong创龙·2023-10-02 09:43

基于FPGA的图像形态学膨胀算法实现,包括tb测试文件和MATLAB辅助验证

部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览在FPGA中仿真结果如下所示：将FPGA中的仿真结果导入到matlab显示二维图，效果如下：2.算法运行软件版本matlab2022avivado2019.23
简简单单做算法·2023-09-28 17:51

FPGA病房呼叫系统实现

使用verilog语言在QuartusII下实现文工程没有调用IP核，都是自己设计的代码文件，可以用于ISE，vivado等开发工具下使用下面是工程顶层模块代码部分截图：顶层模块代码：moduleSRCall
QQ_778132974·2023-09-28 07:22

FPGA解码SDI视频任意尺寸缩放拼接输出 提供工程源码和技术支持

目录1、前言2、SDI理论练习3、设计思路和架构SDI摄像头Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缩放FDMA图像缓存实现拼接HDMI驱动4、vivado工程详解5、
9527华安·2023-09-28 06:34

FPGA纯verilog实现16路视频拼接显示，提供工程源码和技术支持

目录1、前言版本更新说明免责声明2、我已有的FPGA视频拼接叠加融合方案3、设计思路框架视频源选择OV5640摄像头配置及采集静态彩条视频拼接算法图像缓存视频输出4、vivado工程详解5、工程移植说明
9527华安·2023-09-28 06:34

FPGA实现模拟视频BT656解码 TW2867四路PAL采集拼接显示 提供工程源码和技术支持

模拟视频颜色空间4、逐行与隔行5、BT656数据与解码BT656数据格式BT656数据解码6、TW2867芯片解读与配置TW2867芯片解读TW2867芯片配置TW2867时序分析7、设计思路与框架8、vivado
9527华安·2023-09-28 06:04

FPGA 多路视频处理：图像缩放+视频拼接显示，HDMI采集，提供2套工程源码和技术支持

图像缩放方案推荐FPGA视频拼接方案推荐3、设计思路框架视频源选择IT6802解码芯片配置及采集动态彩条缓冲FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择视频拼接算法图像缓存视频输出4、vivado
9527华安·2023-09-28 05:25

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程·2023-09-28 01:51

Vivado与Notepad++关联步骤

填写内容先看"关联步骤"再看此处：在“editor”栏中填写Notepad++的路径，并加上[filename]-n[linenumber]，这里我的Notepad++的路径为C:/ProgramFiles(x86)/Notepad++/notepad++.exe；故这里我就填上以下内容即可，填写完后点击“OK”。即：Notepad++路径+空格+[filename]-n[linenumber]C
YprgDay·2023-09-27 23:28

FPGA千兆网 UDP 网络视频传输，基于RTL8211 PHY实现，提供工程和QT上位机源码加技术支持

摄像头配置及采集动态彩条UDP协议栈UDP视频数据组包UDP协议栈数据发送UDP协议栈数据缓冲IP地址、端口号的修改TriModeEthernetMAC介绍以及移植注意事项RTL8211PHYQT上位机和源码4、vivado
9527华安·2023-09-27 07:16

FPGA GTX aurora 8b/10b编解码 PCIE 板对板视频传输，提供2套工程源码加QT上位机源码和技术支持

核调用和使用4、设计思路框架视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、第1套vivado
9527华安·2023-09-26 19:23

FPGA GTX aurora 8b/10b编解码 PCIE 视频传输，提供2套工程源码加QT上位机源码和技术支持

GTXIP核调用和使用4、设计思路框架视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、vivado
9527华安·2023-09-26 19:23

高端Zynq ultrascale+使用GTH回环测试 提供2套工程源码和技术支持

这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利：工程代码的获取1、前言Xilinx系列FPGA内置高速串行收发器
9527华安·2023-09-26 19:52

【vivado PG学习】1 PG168：7 Series FPGAs Transceivers官方配置方法学习笔记

目录1概览1.4不支持的功能2产品说明3用IP核进行设计3.1通用设计向导3.2时钟3.3复位4设计流程4.1生成IP核4.2约束IP核5例程5.3例程文件结构介绍：The7seriesFPGAsTransceiversWizardLogiCORE™IP自动创建配置7系列fpga收发器的HDL封装。向导可以配置一个或多个支持行业主流标准的高速串行收发器。或者从零开始支持各种自定义协议。功能：创建配
lu-ming.xyz·2023-09-26 19:22
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他