E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog低速外设
ZYNQ开发(七)Linux开发之Petaliunx的设计流程(SD卡启动)
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、
低速
接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等
小灰灰的FPGA
·
2024-01-14 06:55
ZYNQ
linux
fpga开发
运维
改开感受(53)
一路上到在上外食堂
外设
摊定当,都是老顾帮我搞定。小宝始终拎着自己的包。这天天气很好,虽已过了冬至,在阳光下还很暖洋洋。
陈家老爷爷
·
2024-01-14 06:06
Banana Pi BPI-W2 开源硬件,RTD1296方案设计,比派科技最新出品
BananaPIBPI-W2是一个高度集成的多媒体网络路由器,可用于高无线性能、家庭娱乐、家庭自动化等…BPI-W2集成了一个四核ARMcortex-a53MPcore,运行到1.5ghz,路由器还包括各种
外设
Banana Pi开源硬件
·
2024-01-14 05:54
banana
PI
Banana
pi
开源硬件
raspberry
pi
香蕉派
开源硬件
orange
pi
STM32学习:STM32时钟系统
一、时钟树介绍三种不同的时钟源可被用来驱动系统时钟(SYSCLK):HSI振荡器时钟HSE振荡器时钟PLL时钟这些设备有以下两种二级时钟源:40kHz
低速
内部RC,可以用于驱动独立看门狗和通过程序选择驱动
虞锦雯
·
2024-01-14 05:06
宝玉的奶妈是一个不识时务,贪小便宜,偷奸耍滑,倚老卖老的人
权势者们的子嗣由奶妈哺养,封建社会已成定制,皇宫
外设
“奶子府”。所以奶妈和权贵们子嗣是有一种特殊的关系的。
天高云淡望飞雁
·
2024-01-14 04:12
微机原理常考简答题(二)
这是,CPU通过INTA引脚连续发送两个负脉冲,
外设
接口在接到第二个负脉冲后,在数据线上发
吃个西瓜嘤
·
2024-01-14 00:31
微机原理
汇编
开发语言
笔记
微机原理
硬件工程
《如何高效读懂一本书》
跳读,泛读就像骑山地车,不同的路面,要选不同的变速挡位,较难的部分用高速挡,感兴趣的部分用
低速
档。003关于看纸书还是网络书读纸书,做笔记可以培养整体思维能力,建立完整的思考框架。网络阅读,不系
樱子_0067
·
2024-01-14 00:57
Verilog
语法——2.模块例化、运算符
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】2模块例化、运算符2.1模块例化2.1.1什么是模块例化例化,即将项目不断拆分成次级功能模块
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——4.
Verilog
工程模板、相应规范再强调
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】4.
Verilog
工程模板、相应规范4.1
Verilog
工程模板4.1.1设计模块模板
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——5.测试文件
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件(testbench)testbench是一种验证的手段
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——3.模块设计实战
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】3模块设计实战3.1简单模块设计3.1.1需要实现的简单模块示例3.1.2简单模块实现代码写法一
鸥梨菌Honevid
·
2024-01-13 22:15
FPGA
fpga开发
C# WinForm 中Label自动换行 解决方法
74070a2451cbcc7c36a80f76.html在TableLayoutPannel中放着一些Label如果把Label的AutoSize属性设成True的话,文字超过label长度时就会自动增加,直到后面的字出窗体以
外设
置成
JoeBlackzqq
·
2024-01-13 21:22
C#
winform
c#
constraints
textbox
dialog
behavior
2020-11-24 IO多路复用
为什么要IO多路复用:1:进程执行过程是线性的,调用
低速
的系统,比如readwriteaccept等的时候,进程在这里阻塞着,不能执行其他操作;考虑这样一个问题:服务端阻塞调用read等待客户端发送数据
hangzhou吴彦祖
·
2024-01-13 18:48
Verilog
和 System
Verilog
的区别
当谈到VLSI设计和数字电路建模时,
verilog
和system
verilog
是两种常用的硬件描述语言。这些HDL在VLSI设计中用于描述电子电路的行为和结构。
疯狂的泰码君
·
2024-01-13 14:44
FPGA
Verilog
Verilog
Easticsearch性能优化之硬件优化
硬件优化主要可以从CPU、内存、存储设备(磁盘)、显卡、散热系统、主板、电源、
外设
设备等。在系统层面能够影响应用性能的一般主要包括三个因素:CPU、内存和IO(磁盘)。可以从这三方面进
一只IT攻城狮
·
2024-01-13 13:04
《性能优化》系列
性能优化
elasticsearch
CPU、SOC、MPU、MCU的区别
将CPU与其他
外设
集成到芯片里,即集成度更高的CPU。高通骁龙、华为麒麟、I.MX6ULL这些就是SOC,用于通用计算和
嵌入式标
·
2024-01-13 12:33
单片机
嵌入式硬件
计算机外设
Linux suspend流程
statemem_sleep_labels/sys/power/mem_sleep各状态待机动作PM_SUSPEND_ON0PM_SUSPEND_TO_IDLE1freezes2idlbe1.停止用户空间程序运行2.所有
外设
备设置低功耗状态
hello_yj
·
2024-01-13 12:30
Linux
linux
kernel
FPGA高端项目:纯
verilog
的 25G-UDP 高速协议栈,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTY--10GBASE-R*协议使用1G/2.5GEthernetPCS/PMAorSGMII使用25G-
9527华安
·
2024-01-13 11:55
FPGA
GT
高速接口
菜鸟FPGA以太网专题
fpga开发
5G
udp
verilog
网络通信
「HDLBits题解」Always if
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysif-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:01
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock1
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysblock1-HDLBits/synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:31
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Module addsub
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-13 10:30
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysblock2-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:56
HDLBits
题解
fpga开发
Verilog
vcs -xprop的理解
一、vcs-xprop简介https://www.synopsys.com/zh-cn/verification/simulation/vcs-xprop.html
Verilog
和VHDL常用于数字设计建模
Num One
·
2024-01-13 09:10
EDA
[Synopsys][vcs工具] vcs_xprop 学习
参考原始数据来源synopsys官方地址一.VCSXprop1.目的:提高X相关仿真和调试的效率
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。
那么菜
·
2024-01-13 09:36
VCS
杂记
fpga开发
xprop仿真选项对RTL X态传播的影响
对于这个选项,synopsys给出的解释是:“
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而,某些RTL仿真语义不足以准确地为硬件行为建模。
尼德兰的喵
·
2024-01-13 09:05
芯片前端设计
EDA工具使用笔记
芯片前端验证
verilog
verilog
不定态(X态)传播
verilog
语法中ifelse和case语句是不能传递x态的。
geter_CS
·
2024-01-13 09:05
设计
验证
verilog
[vcs] x-propagation flow
背景
Verilog
提供了四种状态来模拟实际电路的电平状态,1,0,x,z在整个设计流程,包含了Simulation,综合,LEC等不同阶段对X态的解释不尽相同。
江左嘻哈说
·
2024-01-13 09:34
vcs使用技巧
vcs
STM32---基本定时器(含源码)小白可入
写在前面:定时器是STM32中一个十分重要的
外设
,并且在STM32中具有多个定时器。定时器的包括基本定时器、通用定时器以及高级控制定时器,这些定时器相关独立,不共享任何资源。
King~30+
·
2024-01-13 07:34
STM32
单片机
嵌入式硬件
stm32
mcu
STM32L051使用HAL库操作实例(14)- ADC采集电压
目录一、前言二、ADC
外设
简要说明三、STM32CubeMX配置(本文使用的STM32CubeMX版本为6.1.2)1.MCU选型2.时钟使能3.外部时钟配置4.串口配置5.ADC引脚配置6.配置STM32CubeMX
皮克斯之旅
·
2024-01-13 07:29
STM32L0
STM32
stm32
嵌入式硬件
单片机
ISO 11519-2 开环
低速
CAN 网络(10K~125Kbps)
ISO11519-2标准的物理框图如下图可理解为一个
低速
开环CAN总线网络;CAN开环总线网络允许总线最大长度为1km;最高速度为125Kbps;这里的两根线是独立的,每根线上串联一个2.2kΩ的电阻;
weixin_43420126
·
2024-01-13 06:33
网络
stm32
嵌入式硬件
单片机
STM32-创建工程模板
OfficialProjectTemplateST发布的标准
外设
库(STM32StandardPeripheralLibraries)中都会包含示例工程模板。
嵌入式工程狮
·
2024-01-13 06:07
stm32
嵌入式硬件
单片机
经验分享
mcu
MC-4/11/01/400具有精度高一倍和
低速
运行时振动较小的优点
MC-4/11/01/400具有精度高一倍和
低速
运行时振动较小的优点MC-4/11/01/400具有精度高一倍和
低速
运行时振动较小的优点整步驱动模式:在整步驱动模式中,步进电机控制器按照脉冲方向指令对两相步进电机的两个线圈进行循环激磁
DCS17750010683
·
2024-01-13 05:26
机器人
自动化
分布式
自助点餐机
Verilog
代码远程云端平台Quartus
名称:自助点餐机
Verilog
代码远程云端平台Quartus软件:Quartus语言:
Verilog
代码功能:自助点餐机设计,商品分为7、9、14元三种套餐,并且只接受5、10元两种面值的纸币:可以一次点多份
FPGA代码库
·
2024-01-13 04:28
fpga开发
服务员呼叫器
Verilog
代码远程云端平台Quartus
名称:服务员呼叫器
Verilog
代码远程云端平台Quartus软件:Quartus语言:
Verilog
代码功能:1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于FPGA的服务员呼叫器的设计
FPGA代码库
·
2024-01-13 04:28
fpga开发
vivado数字密码锁
verilog
带详细设计报告ego1开发板验证
名称:vivado数字密码锁
verilog
带详细设计报告ego1开发板验证软件:VIVADO语言:
Verilog
代码功能:1.设计一个开锁密码至少为4位数字的密码锁2.当开锁按键开关(可设置为8位或更多
FPGA代码库
·
2024-01-13 04:58
fpga开发
设计报告
ego1
密码锁
verilog
4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板
名称:4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板软件:VIVADO语言:
Verilog
代码功能:数字抢答器的设计任务说明:设计一个可供4人竞赛的数字抢答器。
FPGA代码库
·
2024-01-13 04:58
fpga开发
抢答器
verilog
vivado
ego1
电子计时器
Verilog
代码远程云端平台Quartus
名称:电子计时器
Verilog
代码远程云端平台Quartus软件:Quartus语言:
Verilog
代码功能:电子计时器要求同时可以用一个开关控制来记录三组时间并显示;三组记录时间通过各自的开关可以控制其暂停和开始数码管显示计时时间本代码已在远程云端平台验证
FPGA代码库
·
2024-01-13 04:58
fpga开发
vivado交通灯设计
verilog
代码ego1板红绿灯时间可修改
名称:vivado交通灯设计
verilog
代码ego1板红绿灯时间可修改软件:VIVADO语言:
Verilog
代码功能:十字路口红绿灯设计;1、每次通行时间可在0-99秒内设定,可以通过按键修改通行时间
FPGA代码库
·
2024-01-13 04:57
fpga开发
ego1
交通灯
vivado
verilog
竞赛抢答器4路抢答器
verilog
,仿真视频、代码、AX301开发板
名称:数字式竞赛抢答器设计4路抢答器
verilog
软件:Quartus语言:
Verilog
代码功能:数字式竞赛抢答器设计设计一个可容纳四组参赛者同时抢答的数字抢答器。
FPGA代码库
·
2024-01-13 04:27
fpga开发
地铁售票设计
Verilog
代码AX301开发板Quartus
名称:Quartus地铁售票设计
Verilog
代码AX301开发板软件:Quartus语言:
Verilog
代码功能:主要内容:1选择1号或者2号地铁线,每条线都有3元,4元,5元二种票价2选择买张或者两张
FPGA代码库
·
2024-01-13 04:26
fpga开发
小白苦恼:电脑那么多USB口,怎么知道哪个读写更快?
这就会出现高速设备在
低速
USB上使用,然后就会出现设备供电不足、设备损坏等情况。今天小白就带大家重新认识一下USB这个小接口。让你能够一眼看出接口的传输快
小白电脑技术
·
2024-01-13 02:58
电脑
电脑
编译开源软件vtr-
verilog
-to-routing遇到的一点问题
vtr-
verilog
-to-routing介绍
Verilog
-to-Routing(VTR)项目是一个全球性的合作项目,旨在提供一个开源框架,用于进行FPGA架构和CAD研究和开发。
从此不归路
·
2024-01-13 02:57
C++
EDA
FPGA
fpga开发
c++
适合各种手型的4K鼠标,轻松定制个性化体验,雷柏VT9PRO系列体验
快到年底了,2023年的游戏
外设
市场出现了很多优秀的产品,像是在国产品牌中,就有很多操控体验出色,同时价格非常亲民的鼠标,这从侧面也显示了目前国内电竞市场的火热。
科技领袖
·
2024-01-12 22:07
键盘鼠标
DIY玩家
智能穿戴
计算机外设
人工智能
智能手机
STM32Cubemx:基于STM32F407ZGT6搭建FreeRTOS基础工程全过程
搭建环境说明:STM32Cubemx+STM32F407ZGT6(正点原子探索者V2,只要你的外部高速晶振和
低速
晶振一样就直接按我的步骤来,不一样也没事)配置内容:时钟树USART(printf)FreeRTOS
struggle_success
·
2024-01-12 21:10
STM32Cubemx
FreeRTOS
STM32
stm32
嵌入式硬件
单片机
技嘉B460M AORUS成功安装Win7
重要说明:本文适合有win7安装经验的读者,安装win7具体步骤没有提及,只说明了技嘉B460MAORUS要安装win7时,需要的额
外设
置。
shanql
·
2024-01-12 21:57
操作系统
B460M
AORUS
AORUS
Linux第27步_在虚拟机中安装“设备树编译工具”
设备树英文名字叫做Devicetree,用来描述板子硬件信息的,比如开发板上的CPU有几个核、每个CPU核主频是多少,IIC、SPI这些
外设
的寄存器范围是多少,IIC接口下都挂了哪些设备等等。
LaoZhangGong123
·
2024-01-12 20:48
产品研发
linux
经验分享
STM32MP157
DTC
设备树
[嵌入式软件][入门篇] 搭建在线仿真平台(STM32)
在线学习仿真教学STM32F103(M3)的
外设
功能,无实物教学。(7天)内容:GPIO(引脚
jianqiang.xue
·
2024-01-12 18:34
#
c语言
stm32
在线仿真
芯课堂 | SWM341系列屏驱应用之素材篇
今天小编给大家带来的是SWM341系列芯片在屏驱应用下对于素材预处理环节的详细介绍:其中图片与字体是依托LVGL生态构建,而音视频是与SWM341的
外设
密切相关。
华芯微特SYNWIT
·
2024-01-12 18:53
单片机
嵌入式硬件
Verilog
仿真激励
moduledata_consolidation(inputclk,inputrstn,input[1:0]din,//dataininputdin_en,output[7:0]dout,outputdout_en//dataout);//datashiftandcounterreg[7:0]data_r;reg[1:0]state_cnt;always@(posedgeclkornegedger
代码匠
·
2024-01-12 15:30
FPGA
fpga开发
Verilog
状态机 示例
状态机设计:3段式(推荐)状态机设计如下:(0)首先,根据状态机的个数确定状态机编码。利用编码给状态寄存器赋值,代码可读性更好。(1)状态机第一段,时序逻辑,非阻塞赋值,传递寄存器的状态。(2)状态机第二段,组合逻辑,阻塞赋值,根据当前状态和当前输入,确定下一个状态机的状态。(3)状态机第三代,时序逻辑,非阻塞赋值,因为是Mealy型状态机,根据当前状态和当前输入,确定输出信号。//vending
代码匠
·
2024-01-12 15:00
FPGA
fpga开发
Verilog
状态机
上一页
15
16
17
18
19
20
21
22
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他