E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
fpga仿真
icem合并面网格_详解Flunet Meshing:高级网格划分工具中的“扫地僧”
ANSYSFluentMeshing是一款高级流体
仿真
前处理工具,具备从几何到求解的完整工作流程。
天使走自己的路
·
2024-02-06 17:03
icem合并面网格
基于单片机的智能燃气灶控制系统设计
关键词:单片机;智能燃气灶;控制系统;
仿真
随着居民水平的日益提升,燃气灶作
电气_空空
·
2024-02-06 17:18
毕业设计
单片机
嵌入式硬件
MATLAB语音去噪系统
并且,本文基于MATLAB的图形化语音去噪
仿真
系统。本文具体的研究内容如下:(1)首先介绍了语音信号去噪的基本理论,并对常见的去噪算法进行了介绍,如傅里叶算法、短时傅里叶算法、小波算法。(
天亮有惊喜
·
2024-02-06 17:47
MATLAB工具箱使用
matlab
语音识别
开发语言
数字电路实验二:
FPGA
实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码->格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路
数字电路实验报告二实验环境与仪器实验环境实验时间:2022.11.10地点:教学大楼A412气温:22℃实验仪器示波器/逻辑分析仪MSO5354
FPGA
实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui
·
2024-02-06 16:12
硬件工程
数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、
fpga
各种虚拟门特性及边沿检测器
软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容(1)测量4联装7段数码管管脚功能(2)测量74LS00与非门管脚功能与门延迟(使用传统实验箱)(3)74LS197产生测试信号(使用
FPGA
thinkerhui
·
2024-02-06 16:41
硬件工程
数字孪生,怎么可以少了GIS(地理信息系统)开发。
数字孪生是通过将现实世界中的物理实体或过程与其数字化的虚拟模型相连接,以实现实时监测、
仿真
和分析的概念。
贝格前端工场
·
2024-02-06 15:37
数字孪生应用
GID
GIS
数字孪生
地理信息系统
【摸鱼网站】㈠解锁一大波涨姿势的小众网站,总有你未曾涉足的新大陆
01萝卜工坊http://www.beautifulcarrot.com/说不定什么时候会用上的小工具,网站可以在线生成
仿真
度极高的手写体文稿,支持生成PDF矢量文档,打印出来后和真的手
摸鱼人日历
·
2024-02-06 15:11
1-3 mininet中使用python API直接拓扑定义以及启动方式对比
作为SDN网络中搭建拓扑非常重要的
仿真
平台,我们可以使用mininet默认的库内拓扑文件,也可以使用python语言进行自定义拓扑。
qq_28938301
·
2024-02-06 15:30
软件定义安全
python
php
服务器
无功补偿
仿真
,simulink无功补偿
仿真
,matlab无功补偿SVG
仿真
无功补偿
仿真
,simulink无功补偿
仿真
,matlab无功补偿SVG
仿真
,有说明文档,只出
仿真
和资料无功补偿
仿真
是电力系统
仿真
的重要分支之一。
chBbzEkkf
·
2024-02-06 15:23
matlab
开发语言
电动汽车定速巡航控制器基于整车纵向动力学作为
仿真
模型
电动汽车定速巡航控制器基于整车纵向动力学作为
仿真
模型输入为目标车速,输出为驱动力矩、实际车速,包含PID模块控制精度在0.2之内,定速效果非常好自主开发,详细讲解,包含资料内含.slx文件、lunwen
chBbzEkkf
·
2024-02-06 15:23
开发语言
基于CNN+LSTM深度学习网络的时间序列预测matlab
仿真
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1卷积神经网络(CNN)4.2长短时记忆网络(LSTM)4.3CNN+LSTM网络结构5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本MATLAB2022a3.部分核心程序functionlayers=func_CNN_LSTM_layer(Nfeat,Nfilter,Nout)layers=[%输入特
简简单单做算法
·
2024-02-06 14:42
MATLAB算法开发
#
深度学习
深度学习
cnn
lstm
CNN+LSTM
深度学习网络
时间序列预测
基于CNN卷积网络的MNIST手写数字识别matlab
仿真
,CNN编程实现不使用matlab工具箱
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1卷积神经网络(CNN)4.2损失函数和优化5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022a3.部分核心程序...............................................................%输入图片input_layers=reshap
简简单单做算法
·
2024-02-06 14:11
MATLAB算法开发
#
深度学习
cnn
matlab
人工智能
CNN卷积网络
MNIST手写数字识别
matlab仿真
ncverilog
仿真
的基础脚本
NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog为Cadence公司之Verilog硬体描述语言模拟器(simulator),可以帮助IC设计者验证及模拟所设计IC的功能.使用NC-Verilog软体,使用者必须使用Verilog硬体描述语言
罐头说
·
2024-02-06 14:07
电路设计(11)——带有触摸开关的循环数显装置proteus
仿真
1.设计要求使用指定的元件,用模电、数电等有关知识,设计并制作带有触摸电极的电路,当电路得电,便能以“1-4-7-2-5-8-3-6-9”的顺序循环显示数字,几秒钟后就停显、消隐。而后,再触摸,又重复以上显示,约10秒钟后自行停显并消隐的工作过程,如此周而复始。为了显示工作状态,用绿色发光二极管指示电源工作状态;用红色发光二极管指示触摸开关的工作状态,当手指未触摸电路电极时,红色发光管亮,而当手指
嵌入式小李
·
2024-02-06 14:27
数字
模拟电路
proteus
数字电路
循环数显装置
模拟电路
电路设计(12)——光控数显式风扇调速器的proteus
仿真
1.设计要求使用指定元器件,用模电、数电等有关知识,设计并制作一个至少有三级变速的简单的电扇调速器。其要求是当分别数显0、1、2三个数字时,电扇相应处在失电、强电(市电电压)、弱电(小于市电电压)三挡级的供电状态(设市电电压为220V50HZ)。我们使用220伏交流40瓦的白炽灯泡及塑壳灯头一套(供电导线从提供给作品用的电源线上剪下一段即可),用于替代风扇。用灯泡的熄、亮、暗代替电扇的失电、强电、
嵌入式小李
·
2024-02-06 14:54
数字
模拟电路
proteus
模拟电路
数字电路
风扇调速器
目前市面上劳力士绿水鬼仿表最好的厂家
市场上有许多不同厂家的复刻版本,很难决定哪一个才是最好的选择,每个厂都说它们的好,事实目前劳力士绿水鬼最好的就是C厂绿水鬼,C厂劳力士绿水鬼不管是做工还是细节,还是质量都是最好的,机芯搭载丹东3135机芯,外观
仿真
度也是最像正品的
潮流品鉴
·
2024-02-06 13:09
电力网络靶场建设趋势:全架构
仿真
+数字孪生
在当下已经演变为持久战的俄乌战争中,通信、交通、能源供应等相关国家关键基础设施一直是双方攻击的重点目标,同时,“网络战”作为先行战场,也把关基设施作为主阵地,不断以相对轻量级成本制造比想象中更广泛的破坏和社会混乱,在俄乌博弈过程中发挥着重要作用。其实,俄乌的网络战要追溯到至少10年前,以“乌克兰电网事件”最为经典,2015年12月23日,乌克兰境内一半的区域遭遇断电,持续数小时之久,波及140万居
ZetaByte
·
2024-02-06 12:25
网络安全
网络攻击模型
安全威胁分析
【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器Verilog代码testbench代码编译及
仿真
问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
vcs宏汇总选项
文章目录前言一、vcs宏汇总选项总结前言在用vcs
仿真
过程中,有时候宏不是在编译选项命令里面输入,不会出现在build.log,那么如何知道自己的
仿真
用到了哪些宏呢。
hh199203
·
2024-02-06 09:24
随笔
vcs
宏
Undefined System Task call to ‘$fsdbDumpfile‘
问题描述:在使用VCS或者Irun进行
仿真
的时候,当需要dumpFSDB波形的时候报错:UndefinedSystemTaskcallto'$fsdbDumpfile'原因分析:主要原因是VERDI的工具库没有设置好
hh199203
·
2024-02-06 09:22
随笔
VCS dump fsdb 波形
文章目录前言一、testbench中控制dumpfsdb1.1testbench中加入的代码1.2、开启记录波形二、vcs
仿真
命令控制dumpfsdb三、irun
仿真
命令控制dumpfsdb总结前言每当
仿真
需要记录波形文件的时候
hh199203
·
2024-02-06 09:22
随笔
fsdb
dump
波形
vcs
irun
51单片机 | 点亮第一个LED | LED 闪烁实验 | LED流水灯实验
GPIO概念2.GPIO结构框图与工作原理2.1P0端口2.2P1端口2.3P2端口2.4P3端口2.5要点二、LED简介三、硬件设计四、软件设计1.点亮第一个LED2.LED闪烁实验2.1通过KEIL软件
仿真
查看延时时间
Drill_
·
2024-02-06 09:10
51单片机(A4开发板)
单片机
51单片机
stm32
vivado在线调试、在线抓波形方法
7、点击program下载到
FPGA
,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
【基于
FPGA
的可调数字钟设计】
基于
FPGA
的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,
FPGA
这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水
·
2024-02-06 08:48
fpga开发
VIVADO烧录之FLASH W25Q128JVSIQ
平台:vivado2017.4
FPGA
芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行
FPGA
程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA
学习记录-Vivado工程创建、
仿真
、编译
目录前言工程创建工程
仿真
引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转
FPGA
》课程学习的记录,对课程内容进行总结,比记录遇到的问题与解决办法,以此见证个人
FPGA
学习历程。
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
基于
FPGA
的多功能数字时钟设计报告
作品基于intelCycloneIVEEP4CE10F17C8
FPGA
板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。
马泽骞
·
2024-02-06 08:47
FPGA设计案列
fpga开发
vivado在远程服务器上完成本地设备的程序烧写和调试(vivado远程调试)
vivado远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述
FPGA
开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
【Verilog HDL设计】基于
FPGA
的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
基于
FPGA
的可调数字钟设计
在此特别感谢哔站up主甘第发布的
FPGA
企业实训课(基于
FPGA
的数字钟设计)教学视频,让一个
FPGA
小白开始了第一个
FPGA
设计开发流程。
以安_wjf
·
2024-02-06 08:45
课程设计
fpga开发
在线逻辑分析仪的使用
待测设计(DesignUnderTest,DUT)就是用户逻辑,它和片内的在线逻辑分析仪都位于
FPGA
中。
m0_46521579
·
2024-02-06 08:14
ZYNQ
fpga开发
在 Vivado 将程序烧写固化到 flash
通常对
FPGA
下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而
FPGA
开发板要想工作,需要将该文件烧写进
FPGA
芯片中。
Linest-5
·
2024-02-06 08:44
Vivado
Vivado
flash
程序固化
Xilinx
fpga开发
Vivado-基于下载器的程序加载与烧写
VIVADO->OpenHardwareManager",如图所示:(3)采集卡上电,在菜单栏选择"Tools->AutoConnect",如图所示:(4)下载器连接电脑与采集卡成功,如图所示:(5)右键点击
FPGA
行走的路人啊
·
2024-02-06 08:13
开发工具的使用
xilinx
FPGA
在线调试方法总结(vivado+ila+vio)
本文主要介绍xilinx
FPGA
开发过程中常用的调试方法,包括ILA、VIO和TCL命令等等,详细介绍了如何使用。
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
Vivado开发
FPGA
使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上
仿真
五、布局布线六、生成比特流文件七、烧录一、概述vivado开发
FPGA
流程分为创建工程、添加设计文件、编译、线上
仿真
、布局布线(添加约束文件)、
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【
FPGA
】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
可跳转至Step5)Vivado介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成Vivado介绍Vivado是
FPGA
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
FPGA
多功能数字时钟 基于Quartus实现设计与
仿真
华南师范大学数电综设
:
[email protected]
项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与
仿真
工具
CodeAlan
·
2024-02-06 08:41
FPGA
Quartus
多功能数字时钟
fpga开发
[
FPGA
开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在
FPGA
蚂蚁cd
·
2024-02-06 08:41
FPGA开发工具使用总结
fpga开发
FPGA
编程入门:Quartus II 设计1位全加器
FPGA
编程入门:QuartusII设计1位全加器一、半加器和1位全加器原理(一)半加器(二)1位全加器二、实验目的三、QuartusII设计半加器(一)新建工程(二)创建原理图(三)将设计项目设置成可调用的元件
一只特立独行的猪 ️
·
2024-02-06 07:06
FPGA学习笔记
fpga开发
【调试小诀窍】SD卡镜像启动过程中如何第一时间获取
FPGA
配置状态?以及如何定位
FPGA
配置失败原因?
如果用户参考Intel教程EmbeddedLinuxBeginnersGuide制作SD卡image,那么
FPGA
配置文件(.rbf)是在uboot阶段被加载。
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
soc
fpga
如何将SD卡众多文件打包成一个.img文件方便Windows的Windisk32工具一键烧写?
相信不少SOC
FPGA
用户在第一次设计SD卡image时都参考过Intel的经典教程EmbeddedLinuxBeginnerSGuide,教程里面演示制作SD卡image时,需要将SD卡手动分成3分区
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
linux
soc
fpga
开发
Quartus-II入门(全加器)
文章目录前言一、相关概念1.半加器2.全加器二、原理图输入实现全加器1.半加器实现2.半加器
仿真
3.全加器实现4.硬件下载三、总结参考链接前言在做这里的学习之前,需要先把ModelsimSE安装好,Quartus-II
狴鲲
·
2024-02-06 07:36
嵌入式系统应用开发
单片机
【
FPGA
开源项目分享】街机弹球机的模拟
今天继续康奈尔大学
FPGA
课程ECE5760的典型案例分享——街机弹球机的模拟。
Terasic友晶科技
·
2024-02-06 07:05
【FPGA开源项目分享】
fpga开发
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(八)——状态机设计
1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。这时候可以选择有限状态机FSM(FiniteStateMachine)来实现。状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类:Me
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
【友晶科技】基于
FPGA
和ADV7123的VGA彩条显示(DE10-Standard、DE1-SOC、DE2-115)
前面推送过《基于权电阻网络的VGA彩条显示》文章,里面介绍的是DE0-CV和DE10-Lite开发板基于权电阻网络的VGA彩条显示的设计。今天将介绍DE10-Standard开发板基于ADV7123芯片(替换权电阻网络)的VGA彩条显示的设计。下面我们先从ADV7123芯片开始讲解。(关于VGA接口定义、行同步和场同步、分辨率、像素时钟计算等相关知识参见《基于权电阻网络的VGA彩条显示》,此篇不再
Terasic友晶科技
·
2024-02-06 07:35
DE2-115
DE10-Standard
DE1-SOC
fpga开发
科技
当复古游戏遇上
FPGA
又能擦出怎样的火花?
MiSTer是一个由来自世界各地游戏爱好者开发的免费开源项目,其主要目标是使用现代硬件(
FPGA
开发板)重新创建各
Terasic友晶科技
·
2024-02-06 07:35
【FPGA开源项目分享】
DE10-Nano
fpga开发
游戏
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(二)——数码管驱动模块
共阴极数码管是7个LED的阴极端一起接地,每个阳极端单独连接到控制端(比如接到
FPGA
的GPIOpin)。共阴极数
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE2-115
DE1-SOC
fpga开发
游戏
【友晶】基于
FPGA
的贪吃蛇游戏设计(七)——食物(苹果)的产生
食物产生模块完成的任务是:每次初始化就给定一个食物坐标比如(24,10),然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物,如果相同食物就被吃掉,然后由随机数产生新的食物坐标。单元划分蛇要吃掉的食物大小为16*16个像素(蛇头大小也是16*16,蛇身每一节大小也是16*16)。显示器分辨率是640*480,假设16*16算作一个单元,那么640*480可以看作是40*30个单
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE1-SOC
DE2-115
fpga开发
游戏
科技
1位全加器设计—— 原理图与VHDL设计初步
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件:quartusII13.0modelslimse10.2实验硬件:
FPGA
贪睡的小孩
·
2024-02-06 07:03
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他