hdl

精彩回顾｜硬件敏捷开发与验证方法学研讨

长达四小时的就新一代HDL在数字芯片设计方面的实践经验分享，究竟碰撞出了什么新的火花呢？下面我们一起来回顾研讨会的精彩内容。1、芯片敏捷设计与验证之路华南理工大学计算机科学与工程学院赖晓铮副教授首先
·2022-09-09 20:14

大创_FPGA图像处理_Verilog HDL基本语法+简单的程序

1.1.简单的VerilogHDL模块1.1.1.简单的VerilogHDL程序介绍下面先介绍几个简单的VerilogHDL程序,然后从中分析VerilogHDL程序的特性。//例1.1.1moduleadder(count,sum,a,b,cin);input[2:0]a,b;inputcin;outputcount;output[2:0]sum;assign{count,sum}=a+b+ci
SmallCloud#·2022-09-09 11:04

Xilinx RTL编码指南(一)

XilinxRTL编码指南一控制信号与控制集Reset使用复位的时间和位置同步复位与异步复位复位编码实例1：乘法器与异步复位异步复位RTLsynthesis同步复位RTLsynthesis尝试消除HDL
WitransFer·2022-09-08 15:59

泛联新安EDA系列——国内自主研发，首款集成双国军标的HDL代码缺陷管理平台VHawk

在装备中，FPGA代码和IC设计代码数量呈现快速增长趋势，据初步统计，目前硬件描述语言(HDL,HardwareDescriptionLanguage)程序数量占装备软件的比重已达30%以上，部分型号HDL
欧拉定理公式·2022-09-08 15:29

（127）Verilog HDL：设计一个优先编码器之Always case2

（127）VerilogHDL：设计一个优先编码器之Alwayscase21.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个优先编码器之Alwayscase25）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制
宁静致远dream·2022-09-08 15:58

（128）Verilog HDL：设计一个优先编码器之Always casez

（128）VerilogHDL：设计一个优先编码器之Alwayscasez1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个优先编码器之Alwayscasez5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制
宁静致远dream·2022-09-08 15:58

提升设计性能的HDL编码方法

目录概述复位的使用与性能之间的关系SRL乘法器和RAM一般逻辑示例1示例2示例3示例4使用加法器链（AdderChains）而不是加法器树（AdderTrees）最大化BRAM性能HDL编码风格示例5综合工具设置寄存器的一般用途使用专用块寄存器
孤独的单刀·2022-09-08 15:27

VCS学习笔记（1）

VCS是一个高性能的、大容量的仿真工具，能够分析、编译和仿真Verilog、VHDL、混合HDL、SystemVerilog、OpenVera和SystemC设计描述，并提供一组仿真和调试功能来验证设计
aaaaaaaa585·2022-09-08 09:03

Verilog语法练习：HDL Bits做题笔记（1）

目录前言一、GettingStarted1.1：SteponeProblemStatement:Solution:1.2、ZeroProblemStatement:Solution:前言为了更好的掌握Verilog语法知识，加深对相关知识点的理解，为此做了HDLBits上的题目，并在此做笔记，方便日后回顾，查漏补缺。一、GettingStarted1.1：SteponeProblemStateme
105°C的饭盆·2022-09-07 10:15

Verliog HDL硬件描述语言学习笔记（六）

在数字逻辑系统的设计中，对于每个部件模块的设计工作主要包括3各部分：1.电路模块的设计2.测试模块的设计3.设计文档的编写和整理其中测试模块的设计和文档的编写是设计中的2个重要的环节。测试模块编写的是否严密和完整决定了系统设计的成败；文档的编写可以很好的阐述模块的性能和为以后的调试提供方便。而在数字逻辑系统的设计中，组合逻辑部件(如多路器、比较器、加法器、乘法器、双向三态门和总线等)电路结构和性能
麻豆骄傲·2022-09-05 13:09

硬件敏捷开发与验证方法学研讨

近年来随着Chisel、SpinalHDL等等一众新一代HDL的推出，业界逐步感受到新一代HDL在数字芯片设计效率方面的提升。
·2022-08-23 23:10

【Verilog HDL学习之路】第一章 Verilog HDL 数字设计总论

1VerilogHDL数字设计总论1.1几个重要的概念EDA（ElectronicDesignAutomation）电子技术自动化EDA工具类似于软件工程中的IDE（集成开发环境），能够使用VerilogHDL语言描述电路设计，并且能够通过逻辑综合工具将用VerilogHDL描述的电路自动转换为门级网表，当然还有其他的一些功能，并且EDA工具的功能越来越强大。接下来的章节中，我将使用Vivado2
XV_·2022-08-23 21:43

Xilinx FPGA 架构简介

HDL语言描述了一个逻辑电路后，
AirCity123·2022-08-15 07:36

FPGA Verilog HDL 系列实例

VerilogHDL是一种用于数字系统设计的硬件描述语言，它可用来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。VerilogHDL是目前应用最广泛的一种硬件描述语言。学好硬件的最高境界是心中要有电路，对于我们刚刚接触FPGA以及VerilogHDL的人来说，最重要的是要多理解，多练习，多思考，多总结。下面将对VerilogHDL进行一系列的实例应用，让我们对Verilo
dean_gdp·2022-08-12 11:41

ESP32-C3入门教程 问题篇⑬——IOS手机蓝牙连接容易断开问题，BT_HCI: DiscCmpl evt: hdl=1, rsn=0x8

文章目录一、前言二、发现问题三、解决问题一、前言本文基于VSCodeIDE进行编程、编译、下载、运行等操作基础入门章节请查阅：ESP32-C3入门教程基础篇①——基于VSCode构建HelloWorld教程目录大纲请查阅：ESP32-C3入门教程——导读二、发现问题在使用iphone手机进行blufi配网的时候，会发现蓝牙容易断开。蓝牙刚连接上没几秒就被提示断开Android手机则没有这个问题错误
小康师兄·2022-08-11 08:45

如何实现FPGA的可重复性设计

影响最大的四个方面是：HDL设计综合优化布局布线实现选项HDL设计具有非常高的资源利用率和频率要求的设计要获得可重复的结果是一件最具挑战性的事情，但是它们也是最
孤独的单刀·2022-08-10 15:40

（173）Verilog HDL：设计一个卡诺图电路之Exams/ece241 2014 q3

（173）VerilogHDL：设计一个卡诺图电路之Exams/ece2412014q31.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个卡诺图电路之Exams/ece2412014q35）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（
宁静致远dream·2022-08-01 20:00

（181）Verilog HDL：设计一个计数器count_clock

（181）VerilogHDL：设计一个计数器count_clock1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器count_clock5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的
宁静致远dream·2022-08-01 20:00

（215）Verilog HDL：状态机实现计时器

（215）VerilogHDL：状态机实现计时器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：状态机实现计时器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可
宁静致远dream·2022-08-01 20:00

Verilog hdl与VHDL混用详解

Veriloghdl与VHDL混用详解1.概述由于在FPGA开发过程中，多人合作时可能遇到有人使用veriloghdl，有人遇到VHDL的情况，这就涉及到了veriloghdl与VHDL的相互调用。本文就是介绍veriloghdl与VHDL混合使用的方法，比给出示例。包括两个方面：1）Veriloghdl调用VHDL代码；2）VHDL调用veriolghdl代码。2.Veriloghdl调用VHD
风中月隐·2022-07-29 07:39

Verilog HDL中 $readmemb 和 $readmemh 的使用方法

在VerilogHDL程序中有两个系统任务$readmemb和$readmemh，并用来从文件中读取数据到存储器中。$readmemb("",);$readmemh("",);在这两个系统任务中，被读取的数据文件的内容只能包含：空白位置（空格、换行、制表格（tab）和form-feeds），注释行（//形式的和/*...*/形式的都允许）、二进制或十六进制的数字。readmemb的简单使用：mod
攻城狮Bell·2022-07-16 10:02

Verilog HDL语法-常用系统任务

VerilogHDL语法-常用系统任务\$display和\$write\$monitor\$monitoron和\$monitoroff\$time和\$realtime\$time\$realtime\$finish和\$stop\$finish\$stop\$readmemb和\$readmemh\$random$display和$write$display和\write是VerilogHD
jaw_jin·2022-07-16 10:00

Modelsim/QuestaSim教程——基础篇

写完HDL代码，当然要仿真一下，这时可以使用quartus自带的qsim或者ISE自带的isim来仿真，但是，业界推荐使用Modelsim。
队长-Leader·2022-06-29 10:54

Verilog HDL可综合描述（高质量Verilog书写）

VerilogHDL的常见的误解：很多语法规则与C语言相似，书写时可参考C语言;追求代码的整洁、简短;着眼于代码书写，性能优化由综合器实现;把Verilog代码当做了程序，把电路设计当成了编程;正确认知：HDL
桐桐花·2022-06-24 16:10

综合——硬件描述语言

1.硬件描述语言的种类（1）VHDL（2）Superlog（3）Verilog（4）SystemVerilog（5）chisel（6）SystemC（高层次）感觉不应该归为HDL（7）CynlibC++
century·2022-06-17 00:07

Modelsim 安装步骤详解

一、modelsim简述及下载1、简介及特点简介modelsim是Mentor公司开发的优秀的HDL语言仿真软件。它能提供友好的仿真环境，采用单内核支持
小小怪༻·2022-06-14 18:04

三、14【Verilog HDL】FPGA开发基本流程——逻辑综合和验证

目录前言一、逻辑综合简介二、VerilogHDL综合2.1Verilog结构2.2Verilog操作符2.3逻辑综合流程RTL描述翻译未经优化的中间表示逻辑优化工艺映射和优化优化后的门级描述综合流程三点注意三、门级网表验证3.1功能验证3.2时序验证四、高级验证技术4.1传统验证体系结构建模功能验证环境仿真分析覆盖4.2断言检查4.3形式化验证半形式化检验等价形式检验五、结业总结前言参考书籍：《V
追逐者-桥·2022-06-09 12:08

matlab的HDLcoder,MATLAB发布新产品模块——Simulink HDL Coder_虚拟与仿真

将Simulink模型和Stateflow框图生成可综合的HDL代码SimulinkHDLCoder可以把Simulink模型和Stateflow框图生成bit-true、cycle-accurate、
weixin_39845406·2022-06-05 12:30

《计算机组成与CPU设计实验》实验5 计数器与分频器实验

实验目的熟悉计数器的功能特性和分频器应用用HDL语言设计二进制计数器和时钟分频器。
桐桐花·2022-06-05 11:16

三、12【Verilog HDL】用户自定义原语（UDP）

目录前言一、基础知识1.1UDP定义的组成1.2UDP的定义规则二、组合逻辑的UDP2.1组合逻辑的UDP定义2.2状态表项2.3实例化引用（举例）三、时序逻辑的UDP3.1电平敏感的时序逻辑UDP3.2边沿敏感的时序逻辑UDP四、UDP表中的缩写符号五、UDP设计指南前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第12章的学习笔记。用户自定义原语（User-DefinedP
追逐者-桥·2022-06-05 10:43

广域网 （PPP协议 & HDLC协议）、链路层设备

静下心，积攒实力，厚积薄发，反正保底NCU只要心甘情愿，二三战都不是事文章目录广域网PPP协议PPP协议应满足的要求PPP协议中无需满足的要求PPP协议的三个组成部分PPP协议的状态图PPP协议的帧格式HDL
QuantumYou·2022-05-27 12:50

（5-0）基于 Verilog HDL 的卷积神经网络 AI IP 设计

NOTES：如上，我们已经具备了成熟的车牌识别系统的卷积神经网络Model，根据模型指定的不同层数及其具体参数，通过VerilogHDL设计一个个的IP，以搭积木的方式，来完成卷积神经网络的硬件加速IP设计。1、关于设计基于VerilogHDL的卷积神经网络IP设计不同层次的矩阵维度2、关于代码2.1、UnResize128*64=8192个字符分割之后的二值化数据存储在一块BRAM中，然后通过基
新芯设计·2022-05-25 07:52

基于Verilog HDL的异步FIFO设计与实现

基于VerilogHDL的异步FIFO设计与实现在现代IC设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且目标时钟域与源时钟域不相关时，这些域中的动作是不相关的，从而消除了同步操作的可能性，并使系统重复地进入亚稳定状态[1]。在有大量的数据需要进行跨时钟域传输且对数据传输速度要求比较高的场合，FIFO是一种简单、快捷的解决方案。异步FIFO
weixin_30544657·2022-05-18 09:03

同步（单时钟）、异步（双时钟）FIFO的Verilog HDL实现（含Testbench仿真代码）

目录一、FIFO的定义和应用场景二、FIFO的结构三、FIFO的应用场景3.1单时钟（同步）FIFO3.2双时钟（异步）FIFO四、FIFO的结构五、FIFO常见参数六、实现FIFO的方法6.1IP核的使用——FIFO6.1.1单时钟FIFO实现与测试6.1.2混合宽度异步（双时钟）FIFO实现与测试6.2纯编程实现同步FIFO6.2.1顶层模块6.2.2FIFO控制模块6.2.3双端口RAM模块
Cheeky_man·2022-05-18 09:02

电子密码锁的设计(Verilog HDL实现)

电子密码锁的设计任务书一、社会调研与资料查阅二、需求分析三、系统设计方案四、阶段进度计划与成本考虑五、系统实现六、展望七源码获取的两种方式下载链接：源码点我任务书实验报告如下：一、社会调研与资料查阅调研对象：锁具市场和各大小区的门禁系统。工作过程与方法：经过在各种锁具市场的走访，发现国内大部分人使用的还是机械锁。而且，当下的假冒伪劣产品泛滥成灾，互开率非常高，互开率，是指各种锁具的一个技术质量标准
别团等shy哥发育·2022-05-17 07:19

【规范】万字集大成的HDL&FPGA学习和规范

HDL&FPGA学习和规范（HDL-&-FPGA-study）p.s本文Github仓库地址，日进步积，本文系小一年时间的不断积累迭代而成，所以是谓集大成者，仍将长期更新。
Real-Staok·2022-04-23 12:55

一文搞懂有限状态机FSM

组成元素：输入、输出、状态、状态转移条件；描述方式：状态转移图、状态转移表、HDL描述分类：按照输出的产生方式，可以将状态机分为两类：Moore:时序逻辑的输出只取决于当前状
Tyro111·2022-04-20 13:15

ubuntu18.04 安装velodyne HDL-32E激光雷达驱动的安装以及使用以及出现问题记录

1.安装cd~/catkin_ws/src/gitclonehttps://github.com/ros-drivers/velodyne.gitcd~/catkin_wscatkin_make遇到问题：执行catkin_make出现如下提示/home/jy/velodyne_driver/src/velodyne/velodyne_driver/include/velodyne_driver/i
车辆_小学生·2022-04-04 07:22

【UVM避坑】记录UVM/SV使用过程中遇到的问题

问题索引◼uvm_hdl_force失败，force失败◼成功解决uvm_hdl_force问题：YoumaynothavesufficientPLI/ACCcapabilitesenabledforthatpath
MangoPapa·2022-03-06 07:06

详解Matlab如何绘制小提琴图

图中小提琴状区域为核密度曲线2.白色方块为25%，75%分位数3.中间横线为中位数4.白色点为离群值点5.竖着的黑线是去掉离群值点后点的上下限1使用示例基础使用，Y为矩阵X=1:5;Y=randn(100,5);Hdl1
·2022-02-26 14:01

珍珠营养师告诉您【025】 ～喝茶有助于降脂

图片发自App美国心脏协会杂志发表了一篇和中国有关的研究，是在中国唐山开滦社区针对8万人进行的流行病学调查分析，结果发现：喝茶有助于延缓因为年龄导致的高密度脂蛋白胆固醇（HDL-C）水平的下降。
珍珠珍珠·2022-02-18 14:50

日常饮食中三十种最健康的食物

ω-3脂肪酸可以降低对人体有害的底密度脂蛋白胆固醇胆固醇（LDL）含量，同时提高有益的高密度脂蛋白胆固醇（HDL）
杂货店的问题·2022-02-16 02:39

陪你一起走过高中三年｜540｜元宵节逛五马街

上午睡到自然醒，下午去逛五马街，吃HDL，逛小吃街，吃到传说中的爆款香肠和豆腐干。一圈走下来，你说这是你见过的氛围最好的美食街，古朴风格，小吃种类繁多，都合你的口味。
璇豆的天空·2022-02-15 23:37

健康杂谈--缘起

每年体检，HDL(高密度胆固醇，即“好胆固醇”)总是一年比一年低。视力日益模糊，精力越来越差，情绪也越来越难以控制。那种走下坡路的感觉，就好像自己的日子屈指可数了。各种病患也接踵而来。
宁静质远·2022-02-09 18:53

看看你的体检血脂报告

一份血脂报告，重点关注四个指标：1）总胆固醇（TC）；2）甘油三脂（TG）；3）高密度脂蛋白胆固醇（HDL-C）；4）低密度脂蛋白胆固醇（LDL-C）。
王大卫wangdavid·2022-02-06 08:20

使用Halcon 深度学习 目标检测辨别物件方向的体会

视频最后有百度云盘，可扫码下载）http://tr.daheng-imaging.com/watch/1101141训练参数：网络模型：pretrained_dl_classifier_enhanced.hdl
zhangsansecond·2021-11-25 11:08

器件则产生Bitstream位流数据文件

综合器是能够自动实现上述转换的软件工具，是能将原理图或HDL语言描述的电路功能转化为具体电路结构遴选公务员网表的工具综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件。
·2021-11-24 15:08

SoC FPGA加accsytem加神经网络算子实现： 车牌识别BMP版本

conv.c2.biasrelu.c3.pooling.c4.full_connection.c编译方式因为都一样（雷同）所以只拿conv.c做例子三、accsystem连线五、重新分配地址六、保存并生成HDL
w²大大·2021-10-20 11:50

建议收藏：不能不刷的100道数字IC笔/面试题！

一、IC设计流程及相应EDA开发工具前端设计（逻辑设计）1、规格制定根据客户需求（具体的功能和性能要求）制定芯片规格Spec2、详细设计设计方案，具体实现架构，模块划分3、HDL编码将实际的硬件电路功能通过
Cheeky_man·2021-08-16 22:35

Verilog 语言简介

VerilogHDL是一种硬件描述语言（HDL:HardwareDescriptionLanguage），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
finlu·2021-06-24 06:04
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他