ise

词根词缀法记忆单词

前缀通常表示的是方向数量属性后缀通常表示的是一个单词的词性词根通常表示的是一个单词的意思有时候前缀与后缀之间夹杂着元音字母是为了组成的单词更好发音①表示人的后缀：---ant---ent---an---ionaccountant：会计员recipient：接受者②表示动词的后缀：---ate---ite---ize---ise
smalllxp·2020-08-10 00:01

FPGA JTAG接口下载速度很慢

1.通过JTAG接口为FPGA下载程序时遇到了速度很慢甚至ISE上配置TCK时钟最小的为250kHz时，依然无法保证下载成功。
张家顺子·2020-08-09 16:53

Xilinx FPGA ISE JTAG boundary scan 扫描出 unknown device的问题

，买了个开发板，要做VGA采集，但是光盘里的资料真是太混乱了，而且都不全，连个基本的例程手册都没有，也真是无力吐槽了~大家第一次学习XilinxFPGA时，可以参考下这个链接里的教程，最起码能很快熟悉ISE
十万铁骑·2020-08-09 16:39

如何检查Jtag口是否烧坏

最关键的是现在出现了在ISE上找不到设备的情况，不知道是我焊接的不牢固还是我带电插拔把JTAG口烧坏（带电插拔JTAG口会损坏FPGA芯片的JTAG口管脚）。
风中少年01·2020-08-09 10:03

UEditor使用技巧(2):自定义样式

（1）改变内容框的样式1.改变字体大小和颜色：内容框默认是白色背景，最近要做Web版的PS，模拟CMD命令窗口或者ISE命令窗口的背景色，分别：是黑色背景+白色字，蓝色背景+白色字通过谷歌浏览器可以查到内容框是由
呆子罗·2020-08-09 04:11

FPGA开发综合技巧

技巧1、XST主要参考资料：XSTUserGuide(ISE安装目录doc中的xst.pdf)技巧2、辅助参考资料：WP231-HDLCodingPracticestoAccelerateDesignPerformance
长弓的坚持·2020-08-09 02:18

ISE - 如何防止信号被优化

博主福利：100G+电子设计学习资源包！http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5d5d0f15df84f4a92ebf72f88d4ee8&scene=18#wechat_redirect-------------------------------------------------------
电子开发圈_公众号·2020-08-09 01:25

HDLCompiler:104 Library unit floating_point_v5_0_comp is not available in library XilinxCoreLib 解决一例...

曾经尝试手动生成floating_point的IP核，然后把一堆东西添加进ISE,结果：不行。
weixin_30879169·2020-08-09 00:04

基于verilog的FPGA编程经验总结(XILINX ISE工具)

1.用ISE仿真的时候.所用变量一定要初始化.ISE默认初始量为"XXXXX",而Quarters是默认为"00000"的,其实实际上,下到FPGA里后也是默认为0的,只是可以说ISE严谨得令人DT吧.
weixin_30652491·2020-08-08 23:16

如何防止ISE综合时信号不被优化掉

我在XST综合时，未接输出端口的寄存器被优化掉了，如何防止ISE综合时你想抓取的信号不被优化掉：1.右键synthesis，在综合选项里将keephierarchy选择YES，或者选择soft（在综合时保持层次
weiweiliulu·2020-08-08 23:09

防止ISE综合时内部信号/模块被综合掉

URL:http://blog.csdn.net/guqian110/article/details/169096271.ISE综合掉内部模块和信号ISE综合的时候会自动优化掉模块内部的一些信号，甚至是模块也有可能被综合掉
公孙璃·2020-08-08 23:18

【FPGA】Chipscope的基本使用

首先Chipscope使用之前要有ISE工程，下面将Chipscope分两部分总结。第一部分对内核的配置，要有一个ICON的综合控制内核和一个ILA的逻辑内核。
Facalon_·2020-08-08 22:30

Ubuntu下运行XILINX ISE

最近在学FPGA，刚开始用的是在windows下的XILINXISE10.1，平时ubuntu用的比较多，而且用起来方便，所以想在ubuntu下装一个XILINXISE，但是发现安装过程比在windows下麻烦很多，不过现在已经可以正常运行和下载，所以写了这个帖子，把安装过程记录下来，说不定以后还会用到，也跟大家分享一下，下面进入正题。版本：Ubuntu10.04LTS32bitXILINXISE
suochao90·2020-08-08 21:34

rickyyu学FPGA——ISE在线调试过程中通过chipscope抓取不到相关信号怎么办？

在ChipScope中添加一些引脚的信号，但列表中并没有显示，原因是综合的地方没设置好，应该将ISE中XST-synthesis的属性做如下设置：keephierarchy设为YES或者soft。
ricky__yu·2020-08-08 20:15

利用ISE的ChipScope抓取FPGA内部信号

博客背景：做一个4路采集板，FPGA采用Spartan6，抓取与ADC通信的SPI信号第一步建立工程，SPI通信协议写好后，在项目中加入ICON和ILA核（使用ILA核或者VIO核时，必须要用ICON核的CONTROL与其相连，如下图所示）。添加完IP核并设置好要监控的信号参数（参数个数及每个参数的宽度）后，在.v程序内例化上述两核，代码如下：ICONICON_inst1(.CONTROL0(CO
mm5670252·2020-08-08 18:54

在ISE平台上实现跑马灯并烧录到FPGA VIRTEX7板子上

首先新建工程文件File-NewProject我的FPGA板子型号如下：建好工程文件后编写代码：在红色区域右键NewSource定义引脚：因为V7时钟为差分时钟，所以需要两个时钟信号clk_in_p、clk_in_n编辑led.v`timescale1ns/1ps////////////////////////////////////////////////////////////////////
a703720979930747·2020-08-08 13:39

[Xiliinx FPGA] #12 UCF 与 XDC 约束文件

UCF为ISE里的约束文件，在Vivado中不再使用，改为XDC文件关于XDC文件：1，vivado约束文件参考ug903-vivado-using-constraints，这里有详细关于约束规则，原理
Zenor_one·2020-08-08 13:49

ISE中启动modelsim时出现了下面的错误

我在ISE中启动modelsim时出现了下面的错误Loadingwork.tb_ic1_func#**Error:(vsim-19)Failedtoaccesslibrary'xilinxcorelib_ver'at"xilinxcorelib_ver
sun shang chao·2020-08-08 13:18

XILINX ISE学习笔记（持续更新。。。。。）

1.https://blog.csdn.net/lagran/article/details/7580747（ISE创建Microblaze软核（一））2.https://blog.csdn.net/lagran
R@·2020-08-08 13:36

Zynq 上的OpenCV加速学习

想要运行这个demo设计还真有点难度，问题比较多，准备还是从底层代码看起，：（xapp1167设计包含两个文件夹，一个是ISE实现，一个是Vivado实现，Vivado不是很熟悉，还
huamingshen·2020-08-08 11:08

【OpenHW参赛手记】AXI-Stream接口开发详细流程

笔者使用的软件版本为ISE14.2。1.建立PlanAhead工程，一直到进入XPS，具体流程见官方文档CTT[1]。2.在XPS中，添加一个AXI-DMA模块，配置界面如图1所示。
卜居·2020-08-08 11:12

防止ISE优化信号

综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候，我们更应该了解应该在什么时候什么情况使用它。所以我以这种问答的形式，向大家展示综合过程中可能遇到的方方面面的问题以及解决的方法。-----------基础知识--------------1.什么是综合？综合就是把
herejing·2020-08-08 11:24

verilog程序，ISE 10.1环境下，综合出错“ this signal is connected to multiple drivers.”

ISE调试手记，问题总结与解决（2）：背景：Xilinx公司的FPGA，ISE10.1开发环境，verilogHDL语言问题描述：检查语法没有错误，用modelsim仿真也可以，但综合时出错，错误如下：
zhenzhen90·2020-08-07 22:39

XILINX FPGA和CPLD引脚约束步骤

XILINXFPGA和CPLD管教约束1、XILINXCPLD引脚配置打开ISE，这个工程所用的芯片是CoolrunnerIICPLD系列的XC2C32A，找到floorplanIO-Pre-Synthesis
TianMa行空·2020-08-07 21:01

Verilog实现4位数码管动态显示（FPGA）

本文提供了在Basys2开发板上实现4位数码管动态显示的代码，并在ISE13.4_1上调试通过，下载到开发板后可实现将8个SW输入的两位十六进制数对应的8421BCD码，显示在数码管上。
使弓弦·2020-08-07 20:47

FPGA约束设置

不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的QuartusII软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与ASIC几乎一致；Xilinx的ISE
weixin_33794672·2020-08-07 20:33

Xilinx ISE FIFO读写操作仿真学习

---恢复内容开始---针对xilinxFIFOIP核进行简单的学习，整个流程参考http://www.eefocus.com/guoke1993102/blog/15-06/313183_36284.html，仿真工具使用modelsim.FIFOip核设置参照链接设置，本文不再贴图，其中部分设置更改如下：之后开始编写程序，程序代码如下：1`timescale1ns/1ps2//////////
weixin_30273931·2020-08-07 19:40

如何写一个仿真文件——testbench

运行环境一般是ise或者vivado自带的仿真工具，或者如modelsim一样的第三方仿真工具。如下图所示，仿真模型就好比是"一道菜"（Verilogdesi
瓜大三哥·2020-08-07 18:29

PyQt5之按钮类控件

一、QAbstractButton类QAbstractButton提供的状态：状态含义isDown()提示按钮是否被按下isChecked()提示按钮是否已经标记isE
Anony吧·2020-08-07 17:10

FPGA零基础学习：数字电路中的组合逻辑

后续会陆续更新Xilinx的Vivado、ISE及相关操作
FPGA技术江湖·2020-08-07 17:34

Xilinx FPGA用户约束文件（转自xilinx ISE 开发指南

FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF文件。UCF文件是ASC2码文件，描述了逻辑设计的约束，可以用文本编辑器和Xilinx约束文件编辑器进行编辑。N
makebuaa·2020-08-07 15:28

（10）ISE约束文件UCF与Vivado 约束文件XDC（FPGA不积跬步101）

1引言笔者最近做一个项目使用FPGA芯片为Xilinxspartan6，开发软件是ISE14.7。
宁静致远dream·2020-08-07 15:14

zedboard device-tree

本次手记所需的环境为：1、ISE14.42、ADI的内核在linux系统上3、ADI的参考设计这次开发手记所用的硬件设计使用的是ADI所提供的参考设计，https://github.com/analogdevicesinc
linuxarmsummary·2020-08-07 15:23

FPGA管脚分配时需注意的一些事项（以xilinx xc4vsx55为例）

FPGA管脚分配时需注意的一些事项（以xilinxxc4vsx55为例）平台：XC4VSX55ISE10.1设计过FPGA的原理图，看FPGA的手册，说管脚的分配问题，如时钟管脚要用GC类管脚，而且单端时钟输入时要用
jbb0523·2020-08-07 14:23

FPGA之FIFO设计（二）

异步FIFO在ISE下有两种生成方法：法一：使用COREGenerator生成的DPRAM和自己设计的FIFO控制逻辑，将两者连在一起就构成了FIFO。法二：直接使用FIFO的IP核。
Snail_Walker·2020-08-07 13:59

BASYS2开发板初学记录（4）——引脚约束

BASYS2开发板初学记录（4）——引脚约束2017-12-29注：win10系统+软件Xilinx_ISE14.7+开发板BASYS2关键词：FPGABASYS2Xilinx_ISEVerilog紧接着上篇
WilliamYuYuYu·2020-08-07 12:09

ise工程移植到vivado中

1.打开vivado图形用户界面2.File-->NewProject3.填好工程名字和工程路径，然后选择ImportedProject4.选择ISE,选择合适的XISE文件导入通过这四步可以将ise中的工程导入到
LovingDuo·2020-08-07 11:10

基于FPGA的内部IP核fifo信号仿真

2.fifo模块程序，调用ip核对于ise要在工程中使用，ip核需要建i
Headogerz·2020-08-07 11:14

音乐蜂鸣器设计-ISE操作工具

后续会陆续更新Xilinx的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖·2020-08-06 10:13

数码管驱动设计-ISE操作工具

后续会陆续更新Xilinx的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖·2020-08-06 10:13

按键控制LED-ISE操作工具

后续会陆续更新Xilinx的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖·2020-08-06 10:13

xilinx ise14.7调用VSCode作为外部编辑器（并在资源管理器中显示工程目录）

Edit=》Preferences=》ISEGeneral=》Editors中选择Custom，并在Commandlinesyntax中添加："{你的vscode安装路径}-r-g$1:$2"设置好后在ise
#XiaoPL·2020-08-05 11:14

更换XILINX ISE 文本编辑器

更换XILINXISE文本编辑器ISE自带的编辑器(ISEtexteditor)在使用过程中有些不如意，主要有：输入中文字符容易崩溃搜索功能有时会无效没有自动补全功能所以本文将介绍如何使用Notepad
Rick王颖·2020-08-05 11:29

ISE和Vivado调用VScode外部编辑器

ISE和Vivado调用VScode外部编辑器的方法可以参考如下两位大神的，他们写的很详细。
在改代码的小昊子·2020-08-05 11:14

用ISE14.7引用功能强大的UltraEdit编写Verilog

对于FPGA初学者来说，使用FPGA编译软件所带的编辑器写代码已经完全够用，但随着工程的不断增大，ISE自带的编辑器用起来显得有点力不从心，所以本文中我将为大家分享一款功能强大的编辑软件UltraEdit
hi请叫我学霸·2020-08-05 10:57

ISE软件的基本操作

1．ISE用户界面ISE9.1i的界面如图4-6所示，由上到下主要分为标题栏、菜单栏、工具栏、工程管理区、源文件编辑区、过程管理区、信息显示区、状态栏等8部分。
jbb0523·2020-08-05 10:22

ISE更改内置的编辑器

默认的texteditor只有基本的显示行号和显示outline（大纲）的功能，与其他的文本编辑器比起来，简直弱爆了...既然ISE支持外部的文本编辑器，为什么不自己动手设置一个功能强大的编辑器呢？
David_xtd·2020-08-05 10:18

XILINX ISE文本编辑器更换为VS code

答曰：ISE菜单栏找到Edit—Preferences，打开一个独立的对话框；对话框左侧树状列表ISEGeneral—Editors—右下角一排的help。
骉·2020-08-05 10:13

Xilinx FPGA 资源

一、软件Xilinx的软件主要是ISE,EDK,ChipScopePro,SystemGenerator,PlanAhead,
bangbang170·2020-08-04 02:13

ISE工具和它生成的文件

在ISE系列软件中，CPLD/FPGA设计的实现主要包括转换(Translate)、映射(Map)、布局布线(Place&Route)和时间参数提取(Timing)等几个方面。
qinxi·2020-08-03 20:53
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他