E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
testbench
vcs和verdi的联合仿真
生成波形文件
Testbench
的编写若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的生成是通过两个系统调用$fsdbDumpfile$fsdbDumpvars
mikiah
·
2020-07-11 13:24
IC设计
VCS中利用Makefile脚本仿真详细图解
1.可仿真的Verilog文件通常是写一个module.v文件，然后写一个
testbench
即module_tb.v文件，该文件中例化module。
limanjihe
·
2020-07-11 11:15
synopsys
脚本
串行流水灯设计
（3）、编写
testbench
，仿真顶层模块，看功能是否正确实现；当然，建模过程中，错误百出，都是一遍遍仿真，依据仿真波形，
Tina_yaoyao
·
2020-07-11 00:54
vcs和verdi的联合仿真
生成波形文件
Testbench
的编写若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的生成是通过两个系统调用$fsdbDumpfile$fsdbDumpvars
阿宝max
·
2020-07-10 14:45
Linux
vcs
verdi
命令
仿真
实例十三 Natalius 8位RISC处理器
根据Natalius的指令集设计出可以验证一些简单功能的
testbench
，最后通过Robei可视化仿真软件进行功能实现和仿真验证（由于Robei目前暂不支持$readmemh()命令，最后的仿真验证在
FPGA攻城狮
·
2020-07-07 09:38
FPGA
Robei
教育
高校
Robei案例
实例六 自动售饮料机
实例六自动售饮料机3.2.1.本章导读了解自动售货机的工作流程以及各个工作状态，以及其
testbench
，最后在Robei可视化仿真软件经行功能实现和仿真验证。
FPGA攻城狮
·
2020-07-07 09:37
教育
FPGA
Robei案例
高校
verilog 里面，always，assign和always@(*)区别
2.如果没有@，那就是不会满足特定条件才执行，而是执行完一次后立马执行下一次，一直重复执行，比如
testbench
里面产生50Mhz的时钟就(假设时间尺度是1ns）可以写成always#25CLK_50Mhz
Summertrainxy
·
2020-07-07 00:09
FPGA
verilog
FPGA片上PS在SDK编译环境下调用DMA
背景：我们之前通过linux编译模式下调用DMA，
testBench
中运用的指令为fd=open("/dev/axi-dma1",O_RDWR);但是在SDK的编译环境下，系统搭建完成后就会出现Openaxi-dma1failed
祥瑞Coding
·
2020-07-06 01:55
c/c++
FPGA
【数字IC前端】System Verilog常见问题
5、使用SystemVerilog避免
Testbench
与DUT之间竞争冒险的方法有哪些？6、SystemVerilog中有哪些覆盖
礼茶的贤
·
2020-07-05 18:08
数字IC验证
Quartus 调用PLL IP核仿真
Quartus调用PLLIP核仿真生成PLLIP核编写
TestBench
文件Quartus调用PLLIP核仿真本文简要介绍在Quartus中调用PLLIP核进行仿真。
泗哥
·
2020-07-05 16:21
FPGA
verilog读取txt文件
通常需要对文件作预处理，才能用于
Testbench
读取。今天又尝试了几个其他的文件输入输出函数，不需要对文件进行预处理，直接使用需要的文件，只对需要的部分进行读取。
poirot12
·
2020-07-05 15:52
matlab 生成audio vst plugin
目录1.生成vst步骤的介绍1.1matlab官网链接1.2aes论文2.Audio
TestBench
App的介绍3.设计vst的技巧和注意点4.低音增强的范例5.C编译器的安装1.生成vst步骤的介绍
trentczp
·
2020-07-05 15:00
matlab
audio
dsp
quartus ii 使用modelsim altera进行仿真
第一种:先随便写一个程序,有输入,有时钟,有输出再点击processing-->start-->start
testbench
templatewriter然后就会在modlsim的文件中生成一个.vt的文件然后打开这个文件接下来就是再
浮若于心
·
2020-07-05 07:28
fpga
FPGA
Quartus与ModelsimSE联合仿真
步骤2：Assignment--Settings--EDAToolSettings--Simulation:指定仿真工具是modelsim、添加
testbench
文件步骤3：启动仿真。Tool
工作使我快乐
·
2020-07-05 03:22
FPGA基础进阶
FPGA实现串口与iic控制器总结（2）
上一讲，我们分析了串口代码的实现以及
testbench
的设计，这一讲，我们开始分析
李九阳
·
2020-07-04 21:46
FPGA
Verilog仿真时钟产生方法学习
一、变量初始化变量初始化的基本原则为：可综合代码中完成内部变量的初始化，
Testbench
中完成可综合代码所需的各类接口信号的初始化。
染不尽的流年
·
2020-07-04 15:07
D型触发器的verilog代码和
Testbench
的编写
September14,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52540819声明：转载请注明作者及出处。时序逻辑中为了响应不同的状态，需要对信号进行记忆。存储信号的电路常用的有锁存器（Latches）和D触发器（D-typeFlip-Flop），前者使用时钟电平捕获信号，后者使用
dengshuai_super
·
2020-07-04 14:05
FPGA
FPGA实现序列检测（训练
testbench
写法）
电路设计与状态机FPGA的基础概念CycloneIV器件采用了M9K的嵌入式块RAM，即每个嵌入式存储器块的容量为9216bit。4个PLL，一个PLL可以最多支持5路输出。cycloneIVE中，除了EP4CE6和EP4CE10两个容量等级的器件只含有两个PLL单元以外，其它容量的器件均含有4个PLL。M9K存储器，见名思意，该存储器每个M9K，存储容量是9Kbit，这些存储器可以配置为FIFO
ciscomonkey
·
2020-07-04 13:58
verilog基础篇
HLS学习笔记——vivado HLS的Design Flow案例
案例分别是头文件、源文件和
TestBench
。
肥叔菌
·
2020-07-04 11:42
FPGA开发
HLS
使用Quartus进行功能仿真时出现“
testbench
_vector_input_file option does not exist”的解决方法
环境：本人使用的Quartus18PrimeStandardEdition1.新建一个vmf文件添加Node或者Bus2.点击Processing->Start->Start
TestBench
TemplateWriter
Unfriendly_ARM
·
2020-07-04 10:29
问题解决
Vivado使用技巧（21）：仿真中的Debug特性
Restart可以将时间复位到
TestBench
的开始。当前执行的代码会高亮显示并
FPGADesigner
·
2020-07-04 05:52
FPGA
使用Tcl脚本把png图片转mif或coe文件
在做FPGA图像处理时，可以先用
testbench
仿真。这时，tb需要一个激励，也就是图像。这个图像也可从电脑中的文件读取出来。
队长-Leader
·
2020-07-04 00:49
FPGA
FPGA基础入门【11】开发板USB-UART串口通信配置
上一篇教程介绍了NEXYS4开发板中DDR2的使用方式，这一篇介绍不可或缺的网络接口RJ45在FPGA开发板中的使用FPGA基础入门【11】开发板USB-UART串口通信配置开发板串口芯片逻辑设计源代码模拟仿真
Testbench
起魔
·
2020-07-02 15:03
FPGA
FPGA基础入门【16】开发板加速度传感器配置
这次使用的加速度传感器使用的是SPI接口，是除了I2C之外另一种常用的接口，实用性很高FPGA基础入门【16】开发板加速度传感器配置开发板加速度传感器ADXL362引脚定义SPI接口寄存器表逻辑设计SPI控制模块顶层逻辑模拟仿真
Testbench
起魔
·
2020-07-02 15:02
FPGA
FPGA基础入门【14】开发板VGA视频输出控制
用VGA画一个大·害怕FPGA基础入门【14】开发板VGA视频输出控制VGA基础CRT显示器VGA控制与时序逻辑设计IP配置代码设计模拟仿真
Testbench
仿真脚本仿真结果编译烧写总结VGA基础在NEXYS4
起魔
·
2020-07-02 15:31
网址收藏
www.codeforge.cn/https://opencores.org/源码管理：https://github.com/https://about.gitlab.com/验证学习http://www.
testbench
.in
mila07
·
2020-07-02 12:47
Verilog 参数化位宽转换设计实例
本设计包含一个位宽转换单元（如：将输入的4位的数据转换为8位数据输出），一个向上计数器模块，一个top层，一个
testbench
。全部采用参数化设计。
llxxyy507
·
2020-07-02 09:02
数字集成电路
龙芯MIPSdemo的vivado仿真
龙芯MIPSdemo的vivado仿真预览步骤本文所用源码已经上传至github预览第一次模拟仿真成功时的画面来点细节看看步骤因为龙芯的源码只有实机测试功能，没有仿真用的
testbench
，所以要自己写一个出来
trialley
·
2020-07-02 07:18
VIM插件 -- 自动生成verilog module的
testbench
VIM插件–自动生成verilogmodule的
testbench
@(VIM)文章目录VIM插件--自动生成verilogmodule的
testbench
1.动机2.代码3.使用方法4.效果5.说明1.
love小酒窝
·
2020-07-01 21:11
Verilog
IC工具
VIM
FPGA基础入门【10】开发板Ethernet PHY局域网配置
在FPGA开发板中的使用FPGA基础入门【10】开发板EthernetPHY局域网配置板载局域网芯片网络层级模型芯片简介引脚定义数据通路芯片复位控制寄存器收发时序逻辑设计状态机设计顶层代码设计模拟仿真
Testbench
起魔
·
2020-07-01 03:52
FPGA
Quatus联合modelsim仿真无法产生波形原因分析
Quatusii联合modelsim仿真无法产生波形或波形一直为Hiz状态原因分析最近用用modelsim仿真Quatus写的
testbench
，遇到了波形无法产生的问题，一直卡在这里很久都没找到原因，
UCASers
·
2020-06-30 12:25
FPGA
vivado中简单
testbench
测试代码的编写 - ZYNQ7021学习
首先要明白测试代码的作用，这点其实很重要！测试代码其实就是通过代码模拟产生测试的环境，然后测试自己编写的模块代码是否正确。这可以指导我们在编写代码过程中决定某一些控制信号该如何产生，比如用于控制产生测试信号的控制信号，可以在一个initial模块里去改变这个值，而测试信号中的控制信号，应该在时钟下产生。1、将测试代码模块命名为sim_crc_to_ram，并且不需要任何输入信号。modulesim
逸璞丷昊
·
2020-06-30 08:26
嵌入式开发
verilog
HDL
verilog
测试代码的编写
vivado
测试代码的编写
testbench
测试代码的编写
vivado
测试代码例程
testbench
测试代码例程
[仿真验证] - Modelsim - Modelsim添加波形
添加数据到wave并创建到group中：addwave-positioninsertpoint-group“spi_flash_tx”sim:/
Testbench
/uut/spi_flash_tx/如果要创建
离场悲剧-FPGA1988
·
2020-06-30 04:23
验证
Verilog中for循环的处理办法
在Verilog中除了在
Testbench
（仿真测试激励）中使用for循环语句外，在
Testbench
中for语句在生成激励信号等方面使用较普遍，但在RTL级编码中却很少使用for循环语句。
xingzhe22222
·
2020-06-30 02:18
使用VIVADO编写简单的Verilog程序和
Testbench
一、新建工程参见玩转Zynq连载17——新建Vivado工程，这里不再另行说明。更改编辑器Tools→settings→TextEditor→CurrentEditorTools\rightarrowsettings\rightarrowTextEditor\rightarrowCurrentEditorTools→settings→TextEditor→CurrentEditor即可进行选择，点
xidian_hxc
·
2020-06-30 01:20
Vivado
verilog
matlab写FPGA重复的
testbench
在写FPGA的测试代码的时候，有的时候需要从外部的文件中导入数据，但是又对这些不是很熟，因为输入数据的操作都是重复的工作，所以这时候就可以直接用matlab实现了。还有装入rom的coe文件也可以用matlab实现，都非常方便。matlab代码如下%初始化clc;clear;%readfileload('dec_64.mat');fid=fopen('F:\bishe\FPGA_program\m
wuzhouqingcy
·
2020-06-29 21:52
fpga
fpga
利用Verilog HDL规划一款电子表芯片（万年历）
要求：增加测试设计，快速覆盖400年周期目的：掌握Verilog语言对组合逻辑的描述学习
testbench
的设计方法掌握仿真器（modelsim/Verilog/VCS）的仿真、调试、波形输出等常用技巧掌握
早睡身体好~
·
2020-06-28 20:53
EDA应用实践
Quartus II和Modelsim的联合仿真（详细）
首先推荐一篇文章http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html首先，根据上一篇文章，建立一个
testbench
模板；第一次用modelsim
weixin_30532759
·
2020-06-27 21:43
自动生成
testbench
的两种方法
方法一：Quartus，Processing->Start->StartTeatBenchTemplateWrite，选择了之后会在工程的simulation/modelsim文件夹中生成一个*.vht文件（针对不同的语言，后缀可能不一样）。方法二：ModelSim,首先（open）打开需要仿真的模块,Source->ShowLanguageTemplates,在显示的LanguageTempla
weixin_30519071
·
2020-06-27 20:54
I2C上拉电阻到底多大
如下部分群聊记录：我在当时在驱动ov7670的时候，由于官哥的模块上没有默认I2C的上啦电阻，导致三四天I2C时序的设计，
testbench
，都是如此的崩溃，想哭的冲动都用了，FPGA内部上拉也不行。。
技术先生
·
2020-06-27 14:33
STM32
FPGA基础入门篇(一) Test bench 仿真文件编写方法
编写
testbench
的主要目的是为了对使用的硬件描述语言设计的电路进行仿真验证。本系列的博客都是基于vivado2017.4Xilinx验证平台。采用的开发板为ZYNQ-7000系列的器件。
摆渡沧桑
·
2020-06-27 11:07
数字IC设计-FPGA
Xilinx FFT ip核使用例程
本例子的框架为：FFTIP核设置-->MATLAB生成模拟的正弦波并保存在.coe文件中-->实例化一个BlockMemorygenerator单口ROM读取.coe文件-->建立
Testbench
读取
LightningX07
·
2020-06-27 06:54
FPGA
MATLAB
最强加密算法？AES加密算法的Matlab和Verilog实现
目录背景AES加密的几种模式基本运算AES加密原理Matlab实现Verilog实现
Testbench
本文首发于公众号【两猿社】，重点讲述了AES加密算法的加密模式和原理，用MATLAB和Verilog
两猿社
·
2020-06-26 20:18
IC前端
mealy状态机序列检测器设计
状态机设计步骤：1.分析设计要求，列出全部可能状态；2.画出状态转移图；3.用Veriloghdl描述状态机，编写
testbench
验证。
yx-Q
·
2020-06-26 04:18
FPGA
数字IC验证——SystemVerilog学习
一般来说，在数字IC验证中，编写
testbench
文件会采用verilog，但随着设计越来越复杂，为了更方便例化模块，面向对象编程的SystemVerilog（以下简称SV）越来越流行。
KGback
·
2020-06-25 16:32
数字IC
解读 8 位移位寄存器的设计
8位移位寄存器的设计先了解下8位移位寄存器的设计的原理，先从基础开始：要求掌握8位移位寄存器原理，并根据原理设计8位移位寄存器模块以及设计相关
testbench
，最后在Robei可视化仿真软件进行功能实现和仿真验证
qq_35256534
·
2020-06-25 09:38
移位寄存器
FPGA
Robei
fpga
asic
modelsim常用命令
用do文件进行仿真真得很方便，比写
testbench
方便多了，采用do文件没有那么多信号定义，管理也比较方便.1.运行仿真，在主窗口输入命令：vsimwork.实体名2.为时钟信号添加驱动，输入命令：forceclk00,110
qp314
·
2020-06-24 22:57
Verilog/FPGA
(vivado + vsCode)安装vivado之后要做的几件事
文章目录0x01.修改默认文本(代码)编辑器为vsCode0x02.安装VerilogHDL/SystemVerilog插件0x03.配置xvlog0x04.安装
Testbench
插件快速例化模块要上数字逻辑实验
秋叶依剑
·
2020-06-24 22:44
数字逻辑电路
FPGA基础入门【17】开发板音频接口控制配置
这次使用的加速度传感器使用的是SPI接口，是除了I2C之外另一种常用的接口，实用性很高FPGA基础入门【17】开发板音频接口控制配置开发板音频控制麦克风接口简介音频输出接口简介逻辑设计顶层代码模拟仿真
Testbench
起魔
·
2020-06-24 22:39
FPGA
（转）如何编写
testbench
的总结（非常实用的总结）
如何编写
testbench
的总结（非常实用的总结）1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。
ChipArtist
·
2020-06-24 20:20
验证
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他