E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
vhdl
【硬件描述语言】期末复习
VHDL
语言的功能建模、仿真、综合优点：采用自上至下的设计方法系统大量采用AISC芯片采用系统早期仿真降低了硬件电路的设计难度主要涉及文件是用HDL语言编写的源程序，其资料量小；可继承性好；阅读方便2、
小萨摩！
·
2024-01-01 04:45
期末考试
linux
网络
服务器
VHDL
入门基础
一、
VHDL
语言的基本语法D触发器的
VHDL
实现1、
VHDL
语言的表示符2、
VHDL
的数字2.1数字型文字156E2的意思是156×\times×10210^2102；下划线可以连接数字。
一点一点的进步
·
2024-01-01 02:47
VHDL
fpga开发
开发语言
嵌入式硬件
VHDL
基本点精解
VHDL
基本点【精解】-刑事组之虎9527-博客园
VHDL
描述硬件实体结构举例Entity（）实体Enitiy实体名isPORT(端口名1，端口名N：方向：类型）[端口说明]EndEntity;Port
一点一点的进步
·
2024-01-01 02:17
VHDL
fpga开发
嵌入式硬件
开发语言
第二章
VHDL
基本知识
,\t2.1.2注释符单行注释：//多行注释：/*8/2.1.3标识符字母，数字，符号，下划线，区分大小写，第一个字符必须是字母或者下划线2.1.3转移标识符以\开头，以空白结尾，2.1.4关键字用来
VHDL
后端_Sting
·
2024-01-01 02:16
fpga开发
VHDL
语法基础掌握
VHDL
不区分大小写。标识符必须以字母开头，不能以下划线为结尾，不能出现连续的两个或多个下划线。
Mt.getInstance()
·
2024-01-01 02:15
开发语言
VHDL
基础
目录一、
VHDL
简介1.历史2.产生原因二、
VHDL
的基本结构1.库和程序包1.1库1.2程序包2.实体(Entity)2.1类属：2.2端口3.结构体3.1结构体的作用和特点3.2结构体的格式：3.3
阿傥
·
2024-01-01 02:43
VHDL
vhdl
VHDL
语法学习
1
VHDL
语言程序的基本结构完整的
VHDL
语言程序包含实体(Entity)、构造体(Architercture)、配置(Configuration)、包集合(Package)和库(Library)五部分
。。_zhy
·
2024-01-01 02:10
学习
VHDL
硬件描述语言（二）
VHDL
程序的基本结构
存放各设计模块都能共享的数据类型、常数和子程序等库(library)：存放已经编译的实体、结构体、包集合和配置配置：从库中选取所需要的单元组成系统设计的不同版本二、常用格式2.1实体说明实体(ENTITY)是
VHDL
dtge
·
2024-01-01 02:37
FPGA
网络
什么是
VHDL
？一文带你了解
VHDL
语言
基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/
VHDL
，均为IEEE标准。
VHDL
如果有C语言基础的话就会比较容易上手。
IC修真院
·
2024-01-01 02:36
fpga开发
VHDL
语言简介
一个完整的
VHDL
程序包括实体(Entity)，结构体(Architecture)，配置(Configuration)，包集合(Package)，库(Library)5个部分。
alone_l
·
2024-01-01 02:05
fpga开发
VHDL
中&的作用浅谈
&，大家所熟知的按位与，而在
VHDL
中，&单独出现，还有‘并’的作用。例：'1'&'1'="11",常用于不同位数据间的运算与转换。
薛梁君
·
2024-01-01 02:05
汇编
VHDL
语言基础-基本语句
目录
VHDL
基本语句：并行语句：并行语句常包括以下七种：赋值语句：使用格式：条件赋值语句：使用格式：选择信号赋值语句：使用格式：进程语句：使用格式：Example：D触发器：进程语句的特点：元件例化语句
Vizio＜
·
2024-01-01 02:04
#
VHDL
VHDL
fpga开发
FPGA
学习
VHDL
or_reduce
VHDL
的or_reduce
VHDL
的or_reduce是一种缩位运算符即"reductionoperator"。
薛定谔的bug~
·
2023-12-27 10:19
fpga开发
vcs\verdi三步编译VIVADO库
vcs\verdi三步联合编译vivado库使用vcs仿真带vivado的IP的设计的时候，经常需要联合编译，vivado的库有的是
VHDL
文件，这时又需要vcs进行三步编译。
月落乌啼霜满天@3760
·
2023-12-26 19:55
硬件
VCS\VERDI
硬件工程
FPGA分频电路设计(2)
类似实验我之前做过一次，但那次的方法实在是太笨了：利用
VHDL
实现一定系数范围内的信号分频电路需要重做以便将来应对更大的分频系数先画个图分析下:做偶数系数的分频，你只要关注上升沿或下降沿中的其中一种即可
非洲蜗牛
·
2023-12-26 09:09
FPGA
fpga开发
VHDL
LabVIEW与PID在温度测控系统中的应用
系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如
VHDL
或Verilog）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发
·
2023-12-24 20:28
LabVIEW开发案例
fpga开发
labview
LabVIEW开发
LabVIEW
LabVIEW编程
硬件编程语言
vhdl
title:硬件编程语言的部分程序实现tags:硬件编程语言编程语言7人投票表决器1、利用全加器实现libraryieee;useieee.std_logic_1164.all;entityvote7isport(a,b,c,d,e,f,g:instd_logic;pass:outstd_logic);architectureoneofvote7iscomponentf_adderport(ain
程序猿Cyinen
·
2023-12-24 18:19
FPGA实现 TCP/IP 协议栈 客户端 纯
VHDL
代码编写 提供4套vivado工程源码和技术支持
目录1、前言版本更新说明免责声明2、相关方案推荐我这里已有的以太网方案1G千兆网TCP-->服务器方案10G万兆网TCP-->服务器+客户端方案常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块PACKET_PARSING模块ARP模块IGMP_REPORT和IGMP_QUERY模块PING和WHOIS2模块ARP_CAC
9527华安
·
2023-12-20 17:39
菜鸟FPGA以太网专题
fpga开发
tcp/ip
网络协议
客户端
网络通信
VHDL
硬件编程语言
于是硬件语言verilog和
VHDL
就出现了，是相对于传统原理图这可以完成上万
HockerF
·
2023-12-20 15:07
pyHDL
fpga开发
VHDL
数码管显示控制器设计
参考资料：使用
VHDL
实现动态扫描八位七段数码管我参考了他的计时器部分我的代码：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all
非洲蜗牛
·
2023-12-18 08:20
FPGA
fpga开发
VHDL
实验：基于有限状态机实现秒表
题目要求：利用有限状态机实现实现一个具有启动、停止、清零功能的秒表，显示格式：分：秒：十分秒。启动、停止、清零由一个按键控制，按键按下时，功能按启动、停止、清零顺序循环。思路分析：参考知乎上的这篇文章FPGA|FiniteStateMachine有限状态机，对比两种状态机：1.Mealy型状态机2.Moore型状态机：从这两张图上看，这两种状态机的唯一区别在于决定输出的是什么，在本实验中，最终的输
非洲蜗牛
·
2023-12-18 08:20
FPGA
fpga开发
VHDL
FPGA简易加减法计算器设计
本实验我还是将其视作Mealy型向量机，具体的见我之前关于秒表的内容：
VHDL
实验：基于有限状态机实现秒表按照题目意思，有4个键是必不可少的，但我还是决定增加两个推键，本实验状态图如下：S0：初态模式，
非洲蜗牛
·
2023-12-18 08:16
FPGA
fpga开发
VHDL
VHDL
9：quartusII工程下调用另一个工程下vhd文件并仿真，
vhdl
中component的使用
目录1.示例说明2.job1：建立job_single工程3.job1：在job_single工程下创建job_single.vhd源码文件4.job1：工程job_single编译结果5.job2：建立job_total工程6.job2：在job_total工程下创建job_total.vhd源码文件7.job2：工程job_total下引入job_single工程目录8.job2：工程job_
WendyWJGu
·
2023-12-17 12:29
VHDL学习
fpga开发
VHDL
11：
VHDL
两个独立的
vhdl
文件在同一个工程中使用，加载到顶层文件中，实现模块化的功能
目录1.示例说明2.创建EG9工程3.在EG8工程下创建Eg1.vhd文件4.在EG8工程下创建Eg2.vhd文件5.执行语法综合检测6.显示语法综合检测结果7.点到Eg1.vhd文件执行CreateSymbel8.CreateSymbel创建完成后提示9.创建一个bdf文件10.在bdf文件中引入Eg1符号11.保存此bdf文件为Eg9.bdf12.点到Eg2.vhd文件执行CreateSymb
WendyWJGu
·
2023-12-17 12:29
VHDL学习
fpga开发
VHDL
5：
VHDL
实现比较器并仿真
目录1.示例说明2.
VHDL
源码3.运行结果4.功能仿真结果1.示例说明本例是一个比较器，用于比较两个位串所代表的整数的大小。
WendyWJGu
·
2023-12-17 12:28
VHDL学习
fpga开发
安路IP核应用举例(OSC、UART)
可选Verilog或
VHDL
语言。如图，生成的.v文件只读，如需进一步的修改，可将文件另存，然后将新文件更新到工程里即可。osc_clk为输出频率，osc_dis为使能输入，低电平有效，
SDAU2005
·
2023-12-16 16:57
Verilog
fpga开发
特权FPGA 学习笔记
存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；以task的方式封装testbench子程序，以提高复用程度；模板中，vho是
vhdl
模板，veo是verilog
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
【Verilog】 FPGA程序设计---Verilog基础知识
目录Verilog和
VHDL
区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型
无损检测小白白
·
2023-12-15 10:21
fpga开发
按照这4步走，不走弯路学习FPGA
1、掌握一门HDL语言这个你可以选择学习verilog也可以选择
VHDL
，有C语言基础的，建议选择verilog，也是目前比较多用到的语言类型，因为verilog很像C语言，
程老师讲FPGA
·
2023-12-14 20:00
fpga开发
学习
【【FPGA的 MicroBlaze 的 介绍与使用 】】
FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/
VHDL
语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
VHDL
实现四选一数据选择器和基本触发器的设计
VHDL
实现四选一数据选择器和基本触发器的设计数据选择器和触发器是数字电路中常见的基本组件。
CodeMaven
·
2023-12-01 03:54
fpga开发
单片机
嵌入式硬件
嵌入式
uvm 平台搭建3 - 安装VCS SCL
前面做好linux系统的安装之后，这里开始安装一些相关的验证工具准备：VCS（TM）是Synopsys全系列功能验证解决方案的一部分，支持Verilog，
VHDL
，混合HDL和复杂SoC设计的混合信号仿真
zenos876
·
2023-11-30 11:19
推荐system Verilog相关书籍
MarkZwolinsk曾编写了一本十分畅销的教材——DigitalSystemDesignwith
VHDL
。在该书
电路_fpga
·
2023-11-29 13:06
书籍推荐
fpga开发
VHDL
程序：四位乘法器
VHDL
程序：四位乘法器--1.IF语句行为级描述libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitymultip
朝饮坠露兮
·
2023-11-29 01:47
vhdl
vhdl
FPGA学习入门计划-小白入门
1.入门学习计划-再学习FPGA之前，先确定我们需要学习什么1.编程语言，FPGA的开发语言叫做硬件描述语言HDL，或者是寄存器传输级语言RTL，主流的硬件描述语言有
VHDL
和Verilog，SystemVerilog
一口闷一罐可乐
·
2023-11-29 00:47
fpga开发
学习
FPGA驱动CS4344
VHDL
例程
CS4344是一款非常简单的I2S立体声24bitD/A芯片，采样率高达192KHz，相对于ADAU1761复杂的寄存器配置来说，CS4344非常友好，无需配置寄存器，只要按I2S时序输入数据，即可实现立体声输出，且10PINTSSOP封装，对于DIY来说非常友好。最近正好有音频输出需要，就选了CS4344，代码当然不用重复造轮子，GITHUB上已经有了，DInneBosman大佬已经帮我造好了轮
zkf0100007
·
2023-11-27 04:50
fpga开发
驱动开发
使用STARTUPE3原语通过SPI Flash实现UltraScale FPGA的局部重配置（一）
原语通过SPIFlash实现UltraScaleFPGA的局部重配置（一）介绍参考设计文件程序说明设计步骤介绍最近有用到FPGA的动态重加载，发现手册中有关于KCU105重加载的明确步骤，但是顶层文件是
VHDL
林深杂谈
·
2023-11-27 02:57
FPGA/Verilog
专栏
fpga
（16）
VHDL
实现半加器与全加器
（16）
VHDL
实现半加器与全加器1.1目录1）目录2）FPGA简介3）
VHDL
简介4）
VHDL
实现半加器与全加器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream
·
2023-11-26 18:45
VHDL教程（上篇）
单片机
嵌入式硬件
开发语言
基于
VHDL
的多功能电子钟设计
掌握用
VHDL
语言进行数字系统设计的基本方法和流程，加深对EDA课程内容的理解，提高工程设计实践能力。用
VHDL
实现一个数字钟的功能：实现小时，分钟，秒的计数和动态显示和整点报时等功能。
技术苦行僧
·
2023-11-24 12:03
FPGA开发
VHDL
fpga开发
硬件工程
模块测试
经验分享
硬件学习路线调研
学习路线《Verilog传奇》、《VerilogHDL高级数字设计》或者是《用于逻辑综合的
VHDL
》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren
·
2023-11-22 11:55
FPGA
学习
fpga开发
VHDL
测试文件的读入和写出
相关库usestd.textio.all;useIEEE.STD_LOGIC_TEXTIO.ALL;相关参数fileoutput_file:text;//fidvariablefstatus:file_open_status;variablebuf:line;//buffer相关函数//文件打开函数file_open(file_open_status,fid,file_name,file_perm
Layznana
·
2023-11-19 21:42
FPGA
算法
嵌入式硬件
基于FPGA的五子棋（论文+源码）
将在硬件设计的基础上完成程序的设计，其中拟打算VERILOGHDL语言进行程序的编写，该语言和
VHDL
是两种FPGA的编程语言之一，VERILOGHDL相对来说语法更偏近于C，同时由于选用ALTTE
沐欣工作室_lvyiyi
·
2023-11-19 12:58
fpga开发
单片机
嵌入式硬件
stm32
毕业设计
物联网
VDHL基础知识
VHDL
语言要素库：存放已编译的实体、结构体、程序包和配置程序包：存放各种设计模块能共享的数据类型、常数、程序等实体：描述所设计硬件系统的外部接口信号结构体：描述所设计硬件系统的内部结构和功能配置：从库中选取所需单元来组成新系统
峙峙峙
·
2023-11-18 17:48
算法
数字后端零基础学习记录01-SMIC0.18um工艺库文件解析
calibre2.digital2.1apollo2.1.1clf2.1.2smic182.1.3tf2.2doc2.3lef2.4primetime2.5symbols2.6synopsys2.6Verilog
VHDL
糊涂小桃子
·
2023-11-15 20:59
数字后端学习记录
学习
【VCS】（1）VCS仿真基础
常用执行选项库的调用仿真示例一仿真示例二实验中遇到的一个问题编译过程中生成的文件保存日志编译后立即仿真指定生成的仿真文件名称宏相关的编译选项VSC用途：数字逻辑仿真主要是用于前端VCS除了支持对Verilog、SystemVerilog、
VHDL
Tranquil_ovo
·
2023-11-15 20:55
#
VCS
VCS
verilog语法基础
文章目录前言一、硬件描述语言1.1什么是硬件描述语言1.2主要的硬件描述语言1.2.1VerilogHDL1.2.2
VHDL
1.2.3SystemVerilog二、基础知识2.1逻辑值2.2进制格式2.3
FPGA中国创新中心
·
2023-11-14 04:31
FPGA学习
fpga开发
verilog
硬件工程
HLS学习一
相比之下，Verliog、
VHDL
等低层次语言，通常用来描述时钟周期精确的寄
lovely@
·
2023-11-13 20:06
嵌入式系统应用开发
FPGA
Verilog
VHDL
三种建模描述方式——2选1数据选择器
标题QuartusII标题Verilog
VHDL
三种建模描述方式——2选1数据选择器1，结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用
ZikH�
·
2023-11-12 00:17
fpga开发
Quartus II：
VHDL
组合逻辑-时序逻辑练习
在QuartusII中用原理图输入法设计4位加法器1.在之前的实验基础上设计4位全加器2.仿真波形图3.引脚绑定4.硬件测试二、应用QuartusII完成基本组合电路设计（一）2选1多路选择器1.新建
VHDL
WOOZI9600L²
·
2023-11-12 00:16
FPGA
fpga开发
物联网
6位简易处理器的设计与实现-DE2|
VHDL
|EDA|FPGA/CPLD
基于
VHDL
的6位简易处理器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-
VHDL
计时器：Gitee|GitHubDE2-
VHDL
实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品
MylesYYY
·
2023-11-12 00:15
硬件
硬件
vhdl
cpu
fpga
cpld
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他