E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
vhdl
FPGA开发之算法开发System Generator
//xilinx.eetrend.com/article/8871)由技术编辑archive1于星期三,07/22/2015-15:42发表现在的FPGA算法的实现有下面几种方法：1.Verilog/
VHDL
wu_shun_sheng
·
2023-01-11 08:25
FPGA及其开发工具
System
Generator
Xilinx
FPGA算法开发工具
现代信号处理第二章-Verilog电路设计语言
文章目录第二章Verilog电路设计语言一、Verilog的基本知识1.硬件描述语言的概念(1)定义(2)作用(3)分类：HDL主要有两种：Verilog和
VHDL
(4)现代电路设计包含的层次(5)VerilogHDL
明·煜
·
2023-01-08 22:40
fpga开发
如何学习FPGA——FPGA的学习规划
一、入门首先要掌握HDL（HDL=verilog+
VHDL
）。第一句话是：还没学数电的先学数电。然后你可以选择verilog或者
VHDL
，有C语言基础的，建议选择
VHDL
。
奋斗的蜗牛543464
·
2022-12-30 16:15
FPGA
fpga
如何学习FPGA
一、入门首先要掌握HDL（HDL=verilog+
VHDL
）。第一句话是：还没学数电的先学数电。然后你可以选择verilog或者
VHDL
，有C语言基础的，建议选择
VHDL
。
ONEFPGA
·
2022-12-30 16:12
fpga开发
学习
hnu 数字电路 实验3.1 ALU
二、实验内容1．用
VHDL
语言设计模型机的ALU模块；2．用
VHDL
语言设计模型机的移位模块；3．用
VHDL
语言设计模型机的控制信号产生逻辑。三、实验方法使用QuartusII软件完成
VHDL
程序。
灭绝星辰
·
2022-12-26 18:14
数字电路
其他
简易RISC软核CPU设计
软核(SoftIPCore):软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型；通常遍是指以HDL代码（Verilog，
VHDL
…）为形式的可综合源代码；固核(FirmIPCore):固核在
暖暖的时间回忆
·
2022-12-21 11:09
FPGA
基于FPGA的spi通信接口
VHDL
设计
目录1.算法概述2.仿真效果3.MATLAB仿真源码1.算法概述SPI是串行外设接口（SerialPeripheralInterface）的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布
Simuworld
·
2022-12-21 11:37
fpga开发
spi通信接口
VHDL设计
VHDL
硬件描述语言（四）
VHDL
的并行语句
一、前言并行语句是指能作为单独语句直接出现在结构体中的描述语句，所有的并行语句都是并发执行的，
VHDL
结构体中的并行语句主要有八种：进程语句块语句并行信号赋值语句并行过程调用语句并行断言语句类属语句元件例化语句生成语句并行语句
dtge
·
2022-12-17 09:44
FPGA
硬件工程
VHDL
硬件描述语言（五）
VHDL
的顺序语句
顺序语句和并行语句是
VHDL
中的两大基本描述语句系列。一、前言所谓顺序语句，是指在仿真意义上具有一定顺序性（或者说在逻辑上有先后之分）,并不意味着这些语句对于的硬件结构也有相同的顺序性。
dtge
·
2022-12-17 09:44
FPGA
硬件工程
VHDL
硬件描述语言（六）
VHDL
案例
一、常见电路1、分频电路1）二分频电路libraryieee;useieee.std_logic_1164.all;entityexampleis port(clock:instd_logic; clkout:outstd_logic );endexample;architecturebehaveofexampleis signalclk:std_logic; begin proc
dtge
·
2022-12-17 09:44
FPGA
fpga开发
ultraedit自动缩进c语言,[转载]如何使UltraEdit支持Verilog语法高亮缩进
1.将Verilog和
VHDL
语言高亮的代码分别保存为文件Verilog.uew和
VHDL
.uew，并将其放在ultraedit15.0安装目录中的wordfiles文件夹下；wordfiles的默认路径是
宏馨
·
2022-12-12 19:33
（LMS)8阶FIR滤波器以及8阶折叠结构FIR[
VHDL
]
学习VLSI课程中广播结构FIR滤波器，利用折叠因子N=2将原有的8阶FIR滤波器通过折叠形成新的滤波器结构，分析其原理过程并且分析仿真。一、8阶折叠结构的FIR滤波器以2为折叠因子，折叠集为：要求：（1）列折叠方程计算折叠延迟（2）画出折叠结构图（3）编写8阶广播结构FIR滤波器程序并仿真（4）编写折叠架构的8阶广播结构FIR滤波器程序并仿真，与普通8阶广播结构的FIR滤波器仿真结果进行比较，分
电子张sir
·
2022-12-12 15:27
VHDL
软件
算法
利用计数器实现任意分频，占空比为60%（任意占空比）电路 [
VHDL
]
本次实验为利用计数器实现分频常数为24000，占空比为60%的电路，也可以设置为任意分频，任意占空比的电路一、设计思路：设计分析：要将原来的占空比为50%，大频率的信号重新设为60%占空比，频率较小的周期信号，其中频率的思想就是分频器，利用原来的信号的n上升沿为新clk的一次上升沿即可。其占空比=高电平时间/周期所以重要的设定好高电平在周期内所占的比例尤为重要。二、代码：LIBRARYIEEE;U
电子张sir
·
2022-12-12 15:57
VHDL
fpga开发
算法
EDA实验：（DTTIMES)数字秒表的设计
目录一：实验要求二：程序源代码2.1CNT6的
VHDL
源代码2.2CLKGEN（分频器）的
VHDL
源程序2.3DTTIMES（数字秒表顶层文件）的
VHDL
源程序三：硬件实验现象四：对实验步骤详细分析4.1CNT6
电子张sir
·
2022-12-12 15:27
VHDL
开发语言
EDA实验：数字频率计（FREQ）设计（
VHDL
)
目录一：实验要求二：程序源代码2.1CLKGEN的
VHDL
源程序及分析2.2REG32B的
VHDL
源程序及分析2.3TESTCTL的
VHDL
源程序及分析2.4FREQ的
VHDL
源程序及分析三：硬件实验现象四
电子张sir
·
2022-12-12 15:27
VHDL
开发语言
CNN卷积神经网络/手写数字识别[
VHDL
][MATLAB]带源码
本次为期末课程设计，了解CNN过程，并且以数字识别为例去了解CNN的应用，采用matlab来事先分析整个过程，并且转化为
VHDL
语言，使用FPGA使用该想法，由于本次为期末在家期间所做，没有硬件去验证准确性
电子张sir
·
2022-12-12 15:51
软件
VHDL
cnn
人工智能
神经网络
国科大-智能传感-考试
最终考试出了这些：1.相机模型+极线方程2.贝叶斯滤波3.PCA法线向量4.插值和拟合的区别5.嵌入式系统及特点6.
VHDL
实现3*3滤波7.计算分辨率靶面尺寸焦距8.增量式编码的特点M/T公式
苦蒸鱼
·
2022-12-12 07:22
css
前端
ar编码matlab仿真_数字调制解调技术的MATLAB与FPGA实现
Xilinx/
VHDL
版的设计平台为ISE14.7/
VHDL
，配套开发板为CXD301；Altera/Verilog版的设计平台为QuartusII13.1/VerilogHDL，配套开发板为CRD500
weixin_39747755
·
2022-12-11 18:31
ar编码matlab仿真
matlab
滤波器设计
coe
QAM调制原理
分位数回归的matlab程序
数字信号处理姚天任matlab
数字信号处理的fpga实现
一位数值比较器
一位数据比较器电路的设计1．设计目的（1）了解EDA技术的发展及应用（2）掌握
VHDL
语言的基础知识，熟悉在数字电路系统设计中
VHDL
程序设计（3）学习MAX+P
qq_52484057
·
2022-12-09 11:51
学习
学习
初学者如何学习FPGA？一文为你讲解清楚
就像学习FPGA，往往是从
VHDL
或者Verilog开始入手学习的。当然，任何编程语言的学习都不能一劳永逸，因为任何经验技巧都是在实践的过程中才能学到，FPGA的学习当然也不例外。
IC修真院
·
2022-12-09 10:52
IC学习指南
fpga开发
学习
Verilog 和
VHDL
有符号数和无符号数相关运算
目录一、Verilog有无符号数运算1.有符号数和有符号数的加减运算（输入和输出为原码）2.无符号数和有符号数的加减运算（输入和输出为原码）3.有符号数和有符号数的乘法（输入和输出为原码）二、
VHDL
深度讲解二进制无符号和有符号加法处理溢出的问题
一点一点的进步
·
2022-12-07 17:08
verilog
VHDL
fpga开发
笔记：利用MATLAB进行FPGA设计
HDLCoder™可从MATLAB®函数，Simulink®模型和Stateflow®图表生成可综合的
VHDL
®或Verilog®RTL，
玲娜贝儿super
·
2022-12-06 07:13
笔记
fpga开发
matlab
开发语言
EMBEDDED_driver_nandflash_&_FPGA_8_15
CPLD了解K9F8XXXUXX驱动，识别id
VHDL
+XilinxISE+ModelSimTestbench波形源文件SimulateBehavioralModelSimulatePose-Translate
VHDL
ModelSimulatePost-Map
VHDL
ModelSimulatePost-Place
doublewei1
·
2022-12-05 17:36
文档
框架
推荐FPGA入门书籍
一、前言 很多人在学习FPGA或者数字IC设计时，首先面临的问题必定是编程语言的选择，目前常用的硬件描述语言有三种，即
VHDL
，VerilogHDL，systemverilog。
归一大师
·
2022-12-05 13:58
FPGA
fpga开发
verilog
FPGA 编程三大范例
虽然FPGA可使用Verilog或
VHDL
等低层次硬件描述语言(HDL)来编程，但现在已有多种高层次综合(HLS)工具可以采用以C/C++之类的更高层次的语言编写的算法描述，并将其转换为Verilog或
芯选
·
2022-12-04 03:01
高层次综合
HLS
FPGA编程
Verilog
VHDL
（萌新的数电学习）用
VHDL
语言设计一个异或门
VHDL
代码第一种写法：LibraryIEEE;--库声明USEIEEE.std_logic_1164.all;ENTITYyihuomenIS--实体PORT(a,b:INstd_logic;y:OUTstd_logic
HNU岳麓山大小姐
·
2022-12-02 15:35
vhdl
vhdl
异或门
基于FPGA的ALU计算器verilog实现
VerilogHDL和
VHDL
是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者
fpga和matlab
·
2022-11-30 07:48
FPGA
其他
fpga开发
ALU计算器
基于FPGA的AD7303/ADCS7476模拟数字转换
VHDL
开发
欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础在AlteraNIOS板上设计和实现一个格式转换系统，该系统读取模拟输入，将其转换为数字数据，然后将其反向转换为模拟格式。这将通过使用SPIMCP320212位A/D转换器进行模拟输入来实现，以生成数字数据流，然后使用AnalogDevices8位SPIAD7303D/
fpga和matlab
·
2022-11-26 07:17
FPGA
板块10:FPGA接口开发
fpga开发
AD7303
ADCS7476
模拟数字转换
数字后端基本认识
1、数字后端的目的数字前端设计：在集成电路设计中，从Verilog/
VHDL
代码(RTL级）编写验证再通过综合(synthesis)转换成门级网表(gatenetlist)的过程。
桐桐花
·
2022-11-26 07:41
数字后端
基于FPGA的数字钟设计
前言这篇文章通过
VHDL
代码实现数字钟的功能，绑定引脚就可以看到实际的效果。
@白圭
·
2022-11-22 21:03
fpga开发
fpga 级联fifo（
VHDL
）
有的时候，我们会遇到fifo深度不够用的时候，那么就会采用级联fifo，一般来说思路如下：测试一：fifo为8bit*16libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityfifo_fifoisPort(clk:INSTD_LOGIC;rst
坚持每天写程序
·
2022-11-22 21:12
FPGA
VHDL
VIVADO
xilinx
fpga
ip核使用例程（VHDL）
fpga开发
全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程
文章目录前言关于IcarusVerilogiverilog的安装Windows下的安装Linux下的安装MacOS下的安装查看是否安装成功基本参数介绍参数-o参数-y参数-I参数-t
vhdl
Verilog
whik1194
·
2022-11-17 14:24
verilog
gtkwave
iverilog
fpga
hdl
Quartus II 13.0第一次使用和仿真(
VHDL
)
QuartusII仿真软件使用1.创建文件2.创建项目3.编译一下4.仿真创建5.添加引脚6.设置时间7.编译运行8.小BUG当前使用
VHDL
语言进行代码编写1.创建文件代码编写：(一位加法器)Ctrl
苡荏
·
2022-11-17 10:11
VHDL
Quartus
数字逻辑
仿真
电路
简易计时器的设计与实现-DE2|
VHDL
|EDA|FPGA/CPLD
基于
VHDL
的简易计时器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-
VHDL
计时器：Gitee|GitHubDE2-
VHDL
实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品
MylesYYY
·
2022-11-15 17:32
硬件
硬件
vhdl
fpga
VCS学习笔记（二）
三步法支持
VHDL
、Verilog和混合HDL编译。
aaaaaaaa585
·
2022-11-12 04:30
VCS
学习
fpga开发
硬件实验中期考核实验题目-仅个人记录
Error_Find_clear在我这个文件夹里实验要求：Error_Find_clear文件夹中有四个含有错误的
VHDL
语言源码文件及相应的仿真波形文件，修改源代码并完成实验步骤所要求的设计流程，得到仿真结果并加以分析
他不是混子QAQ
·
2022-10-25 07:49
vhdl
1024程序员节
ALU181
算术逻辑单元的基本功能可以根据74LS181的功能用
VHDL
编辑而成。
Bamboo_Run
·
2022-10-19 14:14
计算机组成原理
FPGA的学习过程
为什么说学好FPGA，首先要掌握HDL电子发烧友网•2018-05-2809:09•2622次阅读入门首先要掌握HDL（HDL=verilog+
VHDL
）第一句话是：还没学数电的先学数电。
橙黄橘绿时、
·
2022-10-07 12:54
学习
FPGA
FPGA入门经历的阶段
1入门首先要掌握HDL(HDL=verilog+
VHDL
)第一句话是：还没学数电的先学数电。然后你可以选择verilog或者
VHDL
，有C语言基础的，建议选择
VHDL
。
从不迟到的蜗牛95
·
2022-10-07 12:24
fpga开发
基于FPGA与DS18B20温度传感器的通信实现
温度传感器介绍：本设计使用
VHDL
语言实现温度传感器的驱动，并通过数码管显示。
QQ_778132974
·
2022-10-07 12:23
D1：VHDL设计
fpga开发
为什么很多人会觉得FPGA难学？
软件编程的思想根深蒂固，看到VerilogHDL或者
VHDL
就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内部结
ONEFPGA
·
2022-10-07 12:53
大数据
基于Nexys4DDR的UART实验
板子：Nexys4DDR软件环境：vivado2018.2编程语言verilog/
VHDL
通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter)，通常称作
QQ_778132974
·
2022-10-04 17:24
D1：Nexys4
DDR设计
fpga开发
单片机
stm32
基于FPGA的实现一款简易电子密码锁
目标：用FPGA实现一款简易电子密码锁
VHDL
功能：1、设计一个密码锁的控制电路，当输入正确密码时，输出开锁信号以推动执行机构工作(用FPGA实现直流电机控制)，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁
QQ_778132974
·
2022-10-02 07:49
D1：VHDL设计
fpga开发
四选1数据选择器的
VHDL
程序设计
使用QuartusII15.0编写
VHDL
程序并设置查看时序图*第一步：*File–>
VHDL
File,如图1所示新建一个
VHDL
文件，并把需要设计的程序编写在这个编辑窗口中，效果如图2。
通信汪的美好生活
·
2022-09-19 17:13
fpga
vhdl
quartz
基于FPGA的飞机的小游戏
打飞机的小游戏，在用
vhdl
语言开发。通过VGA接口显示，能够显示分数，gameover等字样，己方飞机可控制左右移动，敌方飞机自动移动，碰边界会变方向变速。得分越高，速度越快，难度越大。
QQ_778132974
·
2022-09-09 11:32
D1：VHDL设计
fpga开发
（5）呼吸灯systemverilog与
VHDL
编码
5呼吸灯systemverilog与
VHDL
编码1本章目录1）FPGA简介2）SystemVerilog简介3）
VHDL
简介4）呼吸灯verilog编码5）呼吸灯
VHDL
编码6）结束语2FPGA简介FPGA
宁静致远dream
·
2022-09-08 15:58
FPGA积沙成塔
（26）计数器verilog与
VHDL
编码（学无止境）
4计数器verilog与
VHDL
编码1本章目录1）FPGA简介2）Verilog简介3）
VHDL
简介4）计数器verilog编码5）计数器
VHDL
编码6）结束语2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream
·
2022-09-08 15:58
FPGA学无止境
VCS学习笔记（1）
VCS是一个高性能的、大容量的仿真工具，能够分析、编译和仿真Verilog、
VHDL
、混合HDL、SystemVerilog、OpenVera和SystemC设计描述，并提供一组仿真和调试功能来验证设计
aaaaaaaa585
·
2022-09-08 09:03
VCS
fpga开发
硬件工程
FPGA工程师面试——RTL知识
目录1.用VERILOG或
VHDL
写一段代码，实现消除一个glitch？2.阻塞式赋值和非组塞式赋值的区别？
fpga和matlab
·
2022-08-25 15:00
★求职笔试/面试题目及知识总结
fpga开发
面试
职场和发展
FPGA面试
硬件敏捷开发与验证方法学研讨
相比Verilog和
VHDL
，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升
·
2022-08-23 23:10
硬件硬件加速敏捷开发敏捷
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他