E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
《Verilog
verilog
readmemh readmemb
用法$readmemh("hex_mem_file",mem,[start_address],[end_address])$readmemb("bin_mem_file",mem,[start_address],[end_address])hex_mem_file十六进制文本空格分隔bin_mem_file二进制文本空格分隔mem存储数组start_address起始地址可选end_address
yvee
·
2024-01-07 23:21
fpga开发
fpga
浅谈
Verilog
代码的执行顺序
一、组合逻辑和时序逻辑数字电路可以分成两大类,一类叫组合逻辑电路,另一类叫做时序逻辑电路。组合逻辑电路:由门电路组成,其某一时刻的输出状态只与该时刻的输入状态有关,而与电路原来的状态无关,并没有记忆功能。时序逻辑电路:由锁存器、触发器和寄存器等单元组成,其某一时刻的输出状态不仅与该时刻的输入状态有关,而且与电路原来的状态有关,具有记忆功能。而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的
STATEABC
·
2024-01-07 21:39
一般人学不会的FPGA
fpga开发
FPGA
verilog
14.10-其他阻塞和非阻塞混合使用的原则
1,同时使用阻塞和非阻塞赋值
Verilog
语法并没有禁止将阻塞和非阻塞赋值自由地组合在一个always块里。虽然
Verilog
语法是允许这种写法,但不建议在可综合模块的编写中采用这种风格。
向兴
·
2024-01-07 15:21
Verilog语法
【IC设计】移位寄存器
目录理论讲解背景介绍什么是移位寄存器按工作模式分类
verilog
语法注意事项设计实例循环移位寄存器算术双向移位寄存器5位线性反馈移位寄存器伪随机码发生器3位线性反馈移位寄存器32位线性反馈移位寄存器串行移位寄存器
观千剑而识器
·
2024-01-07 13:48
开发编程
IC_Design
fpga开发
[
Verilog
语言入门教程] 乘法器详解 与 设计/仿真
专栏《
Verilog
》<<<<返回总目录<<<<乘法器可以分为以下5种类型:顺序乘法器(SequentialMultiplier):顺序乘法器是最简单的乘法器类型,采用逐位相乘的方法实现。
元存储
·
2024-01-06 11:51
Verilog语言入门教程
Verilog
「
Verilog
学习笔记」任意奇数倍时钟分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleclk_divider#(parameterdividor=5)
KS〔学IC版〕
·
2024-01-06 11:20
Verilog学习笔记
学习
笔记
fpga开发
Verilog
大一,如何成为一名fpga工程师?
1、数电(必须掌握的基础),然后进阶学模电(选学),2、掌握HDL(HDL=
verilog
+VHDL)可以选择
verilog
或者VHDL,建议
verilog
就行。
宸极FPGA_IC
·
2024-01-06 11:18
fpga开发
fpga
硬件工程
嵌入式硬件
单片机
「
Verilog
学习笔记」编写乘法器求解算法表达式
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmodulecalculation(inputclk,inputrst_n,
KS〔学IC版〕
·
2024-01-06 07:38
Verilog学习笔记
学习
笔记
Verilog
fpga开发
【Synopsys工具使用】2.Verdi的使用
Verdi查看逻辑原理图用VCS生成波形文件并用Verdi打开 编写Makefile文件:all:findcomfind:find-name"*.v">file.listcom:vcs-full64-s
verilog
-debug_all-fsdb-ffile.list-lcom.logsim
PPRAM
·
2024-01-06 04:07
Synopsys
硬件工程
硬件架构
linux
fpga开发
Synopsys
MATLAB/simulink HDLCoder生成DDS quartus项目
一、什么是HDLCoderHDLCoder通过从MATLAB函数、Simulink模型和Stateflow图中生成可移植、可综合的
Verilog
®和VHDL
萨文 摩尔杰
·
2024-01-05 23:42
FPGA学习
matlab
fpga开发
开发语言
HDB3 的编码与译码 ①(MATLAB 实现)2021-9-11
最终的目的是使用
Verilog
语言完成一个HDB3的编码器和译码器。一、HDB3码是什么?HDB3全称(HighDensityBipolaroforder3cod
@可口可乐
·
2024-01-05 23:40
MATLAB
matlab
编码器
2020-01-13硬件设计语言版本更新与Vivado 2018.3支持
VHDL和
verilog
是两种国际公认的硬件编程语言,版本更替如下:IEEEStd1364-2001_IEEEStandardfor
Verilog
HardwareDescriptionLanguage=
az1981cn
·
2024-01-05 19:31
使用VIVADO LICENSE 加密VHDL/
Verilog
文件(一)
第一步:license获取到赛灵思官网申请IEEE1735V2的license,或者通过赛灵思代理商申请。(建议后者,前者可能不会有回复)。第二步,加载license,使能加密功能。第三步,根据需求创建密钥文件。根据自身需求,更改是否加密仿真等情况,一般通过falsetrue选择。文件下内容如下:`pragmaprotectversion=2`pragmaprotectencrypt_agent=
希言自然也
·
2024-01-05 16:18
#
vivado
fpga开发
Verilog
中的FIFO设计-异步FIFO篇
0写在前面在上篇文章中,我们介绍了同步FIFO,介绍了FIFO的重要参数,并给出了同步FIFO设计代码,本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图image并且指出,该图适用于所有的FIFO,这次我们先看看异步FIFO内部的大体框图image异步FIFO主要由五部分组成:写控制端、读控制端、FIFOMemory和两个时钟同步端写控制端用于判断是否可以写入数据
行走的BUG永动机
·
2024-01-05 12:43
Quartus II 13.1的安装及使用
QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3
Verilog
环境搭建|菜鸟教程学习
Verilog
做仿真时,可选择不同仿真环境。
lbaihao
·
2024-01-05 09:05
verilog
c语言
FPGA高端项目:纯
verilog
的 UDP 协议栈,提供11套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安
·
2024-01-05 06:13
菜鸟FPGA以太网专题
fpga开发
udp
verilog
网络通信
FPGA高端项目:纯
verilog
的 10G-UDP 高速协议栈,提供7套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安
·
2024-01-05 06:09
菜鸟FPGA以太网专题
FPGA
GT
高速接口
fpga开发
udp
网络协议
高速接口
「
Verilog
学习笔记」求最小公倍数
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网题目要求求解两个数的最小公倍数,而最小公倍数可以通过两个数的乘积除以两个数的最小公约数得到。
KS〔学IC版〕
·
2024-01-05 06:37
Verilog学习笔记
学习
笔记
Verilog
PCI
Verilog
IP 设计
1PCIIP设计虽然PCI已经逐渐淘汰,但是还是有不少应用需要这样的接口通讯。设计目的是为了提供基于源码的PCIIP,这样硬件就不必受限于某一个FPGA型号,也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平,不像PCIe需要高速收发器、8b/10b编码等技术的支持,因此设计一个基于源码的PCIIP是完全可行的,并且我们设计的IP也确实经过了验证。1.1功能需求l接收FPGA其它模块的参
Hello-FPGA
·
2024-01-04 19:15
fpga开发
单片机
嵌入式硬件
Synplify定义全局变量
GUI:option——>
Verilog
——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS
·
2024-01-04 11:20
fpga开发
数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景
update_names1)为了避免和
verilog
语法保留的一些关键词,比如input,output这些,是不允许存在叫这类名字的wire等。
IC拓荒者
·
2024-01-04 09:09
数字IC后端
芯片设计
IC后端实现
芯片设计实现
tcl脚本
update_names
【FPGA/
verilog
-入门学习16】fpga状态机实现
需求:用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据(每个时钟周期输入1bit),当检测到一串“101100”的输入数据时,产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后,输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代
·
2024-01-03 17:06
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习15】vivado FPGA 数码管显示
1,需求:使用xc720开发板的8个数码管显示123456782,需求分析:75hc5951,74hc595驱动,将串行数据转换成并行输出。对应研究手册2,发送之前将要发的数据,合并成高8位:SEG,低8位:SEL,结合testbanch查看波形,使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代
·
2024-01-03 17:34
verilog
&FPGA
fpga开发
「
Verilog
学习笔记」异步复位同步释放
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleali16(inputclk,inputrst_n,inputd
KS〔学IC版〕
·
2024-01-03 13:35
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」全加器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网//对于半加器,只有输入a,b,输出和进位表示为://S=a^b;①//C=a&b;②//全加器,在a,b的基础上增加了进位
KS〔学IC版〕
·
2024-01-03 13:35
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」乘法与位运算
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网观察乘数的特点:1111_1011=1_0000_0000-1-100`timescale1ns/1nsmoduledajiang13
KS〔学IC版〕
·
2024-01-03 13:04
Verilog学习笔记
学习
笔记
fpga开发
Verilog
FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及
verilog
实现、仿真】篇FPGA技术江湖
一、半加器概念半加器,就是y=a+b,不考虑进位,如下真值表,a、b表示2个相加的数,y表示和,Co表示结果有没有进位从真值表可以得出,y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器,就是y=a+b+c_up,要考虑进位,如下真值表,a、b表示2个相加的数,c_up表示低位向本位的进位标志,Co表示计算结果有没有向高位进位。从真值表可以得出,y和Co的布尔表达式y=
ONEFPGA
·
2024-01-03 13:03
fpga开发
学习
Verilog
学习笔记HDLBits——Module:Hierarchy
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、Module:Hierarchy1.Module2.Connectingportsbyposition3.Connectingportsbyname4.Threemodules5.Modulesandvectors6.Adder17.Adder28.Carry-aselectadder8.Adder-subtracto
小Rr丶
·
2024-01-03 13:03
verilog
学习
fpga开发
硬件工程
「
Verilog
学习笔记」串行进位加法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleadd_4(input[3:0]A,input[3:0]B,inputCi
KS〔学IC版〕
·
2024-01-03 13:03
Verilog学习笔记
学习
笔记
fpga开发
Verilog
verilog
常见位宽问题集合
verilog
常见的位宽问题集合1.位宽不等wireb[31:0];assignb=5'b0;这种错误常见于赋值操作中。
被制作时长两年半的个人练习生
·
2024-01-03 02:33
ise
verilog
数字信号处理
有限状态机FSM的
verilog
描述
状态机中主要包含三个对象:-现态currentstateCS-次态nextstateNS-输出逻辑outlogicOL描述方式:①三段式描述:CS、NS、OL各自采用一个always语句块描述。②两段式描述:CS+NS采用一个always语句块描述,OL采用一个always语句块描述。orCS采用一个always语句块描述,NS+OL采用一个always语句块描述。③单段式描述:CS+NS+OL都
Marcia..
·
2024-01-02 19:15
Verilog学习
fpga开发
2021-08-21
Verilog
三段式状态机的写法,标准示例和仿真。
Verilog
三段式状态机的写法,标准示例和仿真。第一段:同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。第二段:当前状态判断接下来的状态。
ditou888
·
2024-01-02 19:45
verilog
fsm
FPGA系统性学习笔记连载_Day16【状态机:一段式、二段式、三段式】 【原理及
verilog
仿真】篇
一、状态机再次给出状态机的示意图:1.1、摩尔型,输出只与状态寄存器的输出状态有关1.2、米粒型,输出不仅与状态寄存器的输出状态有关,还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构,状态机描述方式可分为:一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移,又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA
·
2024-01-02 19:43
fpga开发
学习
移动FPGA使用
Verilog
图像处理verilator模拟和ice40执行
概述在
verilog
中实现简单的图像处理操作。
亚图跨际
·
2024-01-02 00:50
嵌入式
fpga开发
图像处理
verilog
Verilog
视频信号图形显示 FPGA(iCE40)
它有助于轻松地对FPGA板进行编程并相当熟悉
Verilog
。如果您没有开发板,请不要担心,您可以使用Verilator模拟器。
亚图跨际
·
2024-01-02 00:17
嵌入式
FPGA
fpga开发
Verilog
视频信号
Quartus II——基于
Verilog
HDL的数字秒表设计
目录一、实验内容二、实验过程(一)建立工程(二)添加设计文件(三)综合分析与功能仿真一、实验内容用
Verilog
HDL设计一个数字跑表,所需引脚和功能如下所示:二、实验过程(一)建立工程(二)添加设计文件选择
云开处
·
2024-01-01 23:52
实验
Verilog
fpga
数字逻辑与计算机设计实验 FPGA数字钟(
Verilog
)
改自wolai笔记FPGA数字钟(
Verilog
)项目源代码已上传至github:houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析:实现思路:硬件支持:硬件描述语言代码编写:1
华仔142
·
2024-01-01 23:52
数字逻辑与计算机设计
fpga开发
FPGA项目(13)——基于FPGA的电梯控制系统
本此课程设计基于
Verilog
HDL集成电路硬件描述语言开发的四层电梯控制系统,以QuartusII为开发环境,最终在FPGA开发板上实现四层电梯控制系统的基本功能,其
嵌入式小李
·
2024-01-01 23:22
FPGA项目
fpga开发
电梯控制
【
Verilog
闯关第2天】数字秒表的设计
一、设计要求1.提供给计时器内部设定的时钟频率是12Hz,计时器最长时间为10min,为此需要提供一个三位显示器,显示的最长时间为9分59秒。2.设有复位和起/停开关(1)复位开关用于计数器清(2)起/停开关,按一下——启动;再按一下——终止。(3)复位开关任何时间均可使用,即在计时期间,按一下复位开关即对计数器清零,终止计数过程。二、设计说明主要有分频器、十进制计数器(秒的个位,分的个位,共计2
嘻嘻哈哈soso
·
2024-01-01 23:22
Verilog个人实践
fpga开发
System
Verilog
学习(0)——目录与传送门
一、验证导论System
Verilog
学习(1)——验证导论-CSDN博客文章浏览阅读403次。
apple_ttt
·
2024-01-01 13:23
SystemVerilog
fpga
fpga开发
芯片验证
SystemVerilog
VCD Value Change Dump格式解析
$date»ThuDec2822:28:332023$end$version»Icarus
Verilog
$end$timescale»1ps$end$varreg1!e_clk$end$
yvee
·
2024-01-01 12:32
fpga开发
[
verilog
] 免费开源的
verilog
仿真工具:icarus
verilog
4.使用总结前言知名的
Verilog
仿真工具主要为三大主流的产品:mentor的modelsim/questasim,candence的NC-
verilog
,synopsys的VCS。
元存储
·
2024-01-01 08:08
元带你学:
Verilog
Verilog
fpga开发
[
Verilog
] 加法器实现
1.4位的加法器先来一个最基本的的
Verilog
加法器设计代码moduleadder_4bit(input[3:0]a,b,output[3:0]sum,outputcarry);assign
元存储
·
2024-01-01 08:05
元带你学:
Verilog
fpga开发
System
Verilog
:always_ff,always_comb,always_latch
文章目录一、简介二、示例一、简介
Verilog
中只有一个通用的always过程块,System
Verilog
中追加了3个具有更明确目的专用always块。
暴风雨中的白杨
·
2024-01-01 05:50
FPGA
fpga开发
基于
Verilog
的十字路口交通灯控制电路设计
基于
Verilog
的十字路口交通灯控制电路设计一、设计要求二、设计方案三、电路原理图四、代码实现1.
Verilog
代码:2.Testbench代码五、仿真结果一、设计要求设计并实现一个简单的十字路口交通灯控制电路
YangJin_UESTC
·
2024-01-01 02:17
fpga开发
使用
verilog
实现红绿灯
好的,我来给你介绍如何使用
Verilog
语言来实现红绿灯。首先,我们需要先定义一些变量,用于表示红灯、黄灯、绿灯的状态。
笨爪
·
2024-01-01 02:12
用verlog实现红路灯
Verilog
是一种用于描述和模拟电子系统的硬件描述语言(HDL)。下面是一个简单的例子,使用
Verilog
实现红路灯控制器。
黄涵奕
·
2024-01-01 02:12
fpga开发
Verilog
语言交通灯课程设计
一、设计思路1)设计一个十字路口交通灯控制器。交通灯处于东西大街和南北大街,如图2-1所示用寄存器模拟十字路口交通信号控制情况。当东西方向为绿灯时,南北方向为红灯,二南北方向为绿灯时,东西方向为红灯。东西向通行时间为11s,南北向通行时间为11s。图2-1路口示意图diagrammaticsketch2)东西、南北方向黄灯都亮3s。3)用高低电平分别表示灯灭灯亮,用计数器实现状态跳转。二、设计原理
戴回回
·
2024-01-01 02:41
fpga开发
Verilog
设计交通灯
1、控制器由状态机编写moduletraffic_light(clk,rst_n,count,ew,sn);inputclk,rst_n;input[5:0]count;//countinputoutput[2:0]ew,sn;//lightreg[2:0]ew,sn;reg[1:0]pre_state,next_state;parameterS0=2'b00,S1=2'b01,S2=2'b10,
爱哭不秃头
·
2024-01-01 02:10
数字电路设计
Verilog
HDL
verilog
Verilog
设计实例(二):交通信号灯设计实例
前言本文为
Verilog
实例开发的第二弹,缺少
Verilog
代码练手或者有些生疏的可以在这里参考一些设计实例进行练习。
__Retr0
·
2024-01-01 02:09
fpga开发
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他