E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
使用 3D 时空
卷积网络
的自监督点云预测
参考文献：B.Mersch,X.Chen,J.Behley,andC.Stachniss,“Self-supervisedPointCloudPredictionUsing3DSpatio-temporalConvolutionalNetworks,”inProc.oftheConf.onRobotLearning(CoRL),2021大多数自动驾驶汽车使用3D激光扫描仪，即所谓的LiDAR，来感
KangSmit的算法那些事儿
·
2023-08-29 10:37
system
verilog
学习 ---- program和interfece
system
verilog
为了避免竞争的问题，引入program，所有与设计相关的线程在module内执行，所有与验证有关的线程在program内执行。
IC2ICU
·
2023-08-28 12:59
systemverilog学习
学习
fpga开发
System
Verilog
中的Program的学习笔记
1、System
Verilog
中的Program的作用？将验证部分与设计部分进行隔离（实现方式就是将软件验证部分放置program中）2、System
Verilog
中的Program结束方式？
沧月九流
·
2023-08-28 12:29
SystemVerilog
program
verilog
中module、class、function、task、package、program的结构组成
1.module（模块）的结构组成：例如，上升沿D触发器：moduledff(din,clk,q);inputdin,clk;outputq;regq;always@(posedgeclk)q（端口1，端口2，……，端口n）task;端口和类型声明局部变量声明begin语句1；语句2；……endendtask4.function的结构组成：function内不含有时延、时序、事件控制结构；只有一个
认真的jw
·
2023-08-28 12:29
fpga开发
sv中program和module区别
SVprogram与module的区别System
Verilog
中的program和module有什么区别？
黄埔数据分析
·
2023-08-28 12:58
sv
sv program与module
参考：system
verilog
之program与module为避免仿真和设计竞争问题(racecondition)，system
verilog
中引入了program的概念。
黄埔数据分析
·
2023-08-28 12:58
sv
program
time
region
system
verilog
之program与module
为避免仿真和设计竞争问题(racecondition)，system
verilog
中引入了program的概念。
黄埔数据分析
·
2023-08-28 12:58
uvm
sv
System
verilog
中static、automatic区别
一、静态变量、动态变量说明：System
verilog
绿皮书P60。
Mr_Penguin
·
2023-08-28 12:28
SystemVerilog
经验分享
system
verilog
中module与program的区别
我们知道，
verilog
语法标准中是没有program的，program是system
verilog
语法标准新增的内容。那么，为什么要新增一个program呢？主要考量是基于电路的竞争与冒险。
weixin_30438813
·
2023-08-28 12:28
system
Verilog
验证中的program块
1program语句块执行验证平台代码program语句块类似于module语句块，可以包含变量和其他module模块的实例化program不能含有层次化的结构，如其他module或者interface的实例2创建testbenchprogram：test.sv3program好处将验证平台和待测设计分隔开在不同的时间域（reactiveregion）运行，减少了竞争现象program用于执行测试
狮子座硅农（Leo ICer）
·
2023-08-28 12:57
芯片验证
program
验证
#system
verilog
# 关键字之 program
为避免仿真和设计竞争问题（racecondition），system
verilog
中引入了program的概念。所有与设计相关的线程，在module中执行，而与验证相关的线程在program中执行。
那么菜
·
2023-08-28 12:57
SystemVerilog
语言编程
systemverilog
#system
verilog
# 关键字之 program和module的相爱相恨
program与module相同点：1）其中声明的变量在program中都可见，生命周期也是static类型的。2）program的结束，也是需要等待其中的所有initial块都执行结束。program与module不同点：1）program中的时间都是在reactive的区域中执行的。所以如果clock块写在program中，非阻塞赋值，都先发生在program中的Re_NBA中。program
那么菜
·
2023-08-28 12:57
SystemVerilog
语言编程
systemverilog
System
Verilog
Chapter24: Programs
24.1General概述本条款描述了以下内容：--Programs声明--Programs调度语义--与时钟块结合使用的Programs--匿名Programs24.2Overviewmodule是设计的基本构建块。module可以包含其他模块、网络、变量、子例程声明以及always过程和initial过程中的过程语句的层次结构。这种结构对于硬件的描述非常有效。然而，对于测试台来说，重点不在于硬
一只迷茫的小狗
·
2023-08-28 12:57
Systemverilog
Systemverilog
System
Verilog
中的program和module有什么区别？
System
Verilog
中的program和module有什么区别？在传统的
verilog
验证环境中，测试激励也往往封装在module里。
poena
·
2023-08-28 12:27
systemverilog
system
verilog
中的Name spaces
在system
verilog
中，有时我们难免会给不同的单元（module、package、interface等等）起相同的名字（identifier），为了让这些相同的名字不冲突，system
verilog
kevindas
·
2023-08-28 12:55
芯片验证
systemverilog
Name
spaces
System
Verilog
学习整理——过程块和方法
目录2、System
Verilog
——过程块和方法（initial、always、task、function、automatic和static）2.1initial和always2.1.1always2.1.2initial2.2task
Like_ai
·
2023-08-28 12:55
集成测试
模块测试
功能测试
模块（module）, 程序块（program）的区别
文章目录moduleprogram注意点区别module在
verilog
中，模块可以用来描述从简单的门元件到复杂的系统（例如一个微处理器）的任何一种硬件电路。
借问众神明.
·
2023-08-28 12:55
System
Verilog
学习
开发语言
systemverilog
system
verilog
中automatic的用法
verilog
在20世纪80年代被创建的时，最初的目的用来描述硬件。**因此语言中的所有对象都是静态分配的。**特别是，子程序参数和局部变量是被存放在固定位置的，而不像其他编程语言那样存放在堆栈区里。
Alfred.HOO
·
2023-08-28 12:24
SystemVerilog
systemverilog
System
verilog
中 program 和 module 的区别
1、module和program相似之处1.和module相同，program也可以定义0个或多个输入、输出、双向端口。2.一个program块内部可以包含0个或多个initial块、generate块、specparam语句、连续赋值语句、并发断言、timeunit声明。3.在program块中数据类型、数据声明、函数和任务的定义均与module块类似。4.一个设计中可以包含多个program块
一只迷茫的小狗
·
2023-08-28 12:24
Systemverilog
Systemverilog
基于飞腾芯片的设计与调试入门指导
FPGA大家都知道，可以通过
Verilog
或者VHDL等硬件编程语言实现硬件功能。比如，我要实现一个SPI控制8个LED灯的功能，可能从市面上找这种功能的芯片是没有
乌拉大喵喵
·
2023-08-28 09:23
飞腾
飞腾
自主可控
D2000
FT-2000/4
飞腾主板
#system
verilog
# 之 event region 和 timeslot 仿真调度（七）Active/NBA 咋跳转的？
目录一目的二案例分析2.1先Active域，后NBA域2.2先Active域，后NBA域，后NBA域
那么菜
·
2023-08-28 09:52
SystemVerilog
语言编程
systemverilog
仿真调度
CNN 02(CNN原理)
我们来看一下
卷积网络
的整体结构什么样子。1、32*32图片做一次卷积变成6张
Darren_pty
·
2023-08-27 23:45
cnn
人工智能
神经网络
Faster R-CNN：利用区域提案网络实现实时目标检测
RPN是一个全
卷积网络
，可以同时在每个位置预测目标边界和目标分数。RPN经过端到端的训练，可以生成高质
cv_tm
·
2023-08-27 22:33
system
verilog
之program与module的区别
为避免仿真和设计竞争问题(racecondition)，system
verilog
中引入了program的概念。
一只迷茫的小狗
·
2023-08-27 09:52
Systemverilog
fpga开发
System
Verilog
中的Program的学习笔记
1、System
Verilog
中的Program的作用？将验证部分与设计部分进行隔离（实现方式就是将软件验证部分放置program中）2、System
Verilog
中的Program结束方式？
一只迷茫的小狗
·
2023-08-27 09:51
Systemverilog
Systemverilog
深度
卷积网络
基本模型,深度卷积生成对抗网络
如何更好的理解分析深度卷积神经网络作者：杨延生链接：来源：知乎著作权归作者所有，转载请联系作者获得授权。"深度学习"是为了让层数较多的多层神经网络可以训练，能够work而演化出来的一系列的新的结构和新的方法。新的网络结构中最著名的就是CNN，它解决了传统较深的网络参数太多，很难训练的问题，使用了逗局部感受野地和逗权植共享地的概念，大大减少了网络参数的数量。关键是这种结构确实很符合视觉类任务在人脑上
「已注销」
·
2023-08-27 06:33
网络
生成对抗网络
深度学习
神经网络
基于FPGA的Lorenz混沌系统
verilog
开发,含testbench和matlab辅助测试程序
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将vivado的仿真结果导入到matlab显示三维混沌效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序testbench如下所示：`timescale1ns/1ps////Company://Engineer:////CreateDate:
简简单单做算法
·
2023-08-26 16:47
Verilog算法开发
#
通信工程
fpga开发
Lorenz混沌
verilog
论文阅读_图形图像_U-NET
name_en:U-Net:ConvolutionalNetworksforBiomedicalImageSegmentationname_ch:U-Net：用于生物医学图像分割的
卷积网络
addr:http
xieyan0811
·
2023-08-26 09:13
论文阅读
论文阅读
modelsim se 10.5安装教程
modelsimse10.5安装教程简介modelsim10.5是由mentorgraphics公司推出的一款具备强大的仿真性能与调试能力的HDL设计验证环境，也是唯一的单内核支持VHDL和
Verilog
呓语煮酒
·
2023-08-26 08:23
Modelsim
Altera
Modelsim
FPGA纯
verilog
手写HDMI发送IP 提供源码和技术支持
目录1、前言2、设计思路和框架TMDS编码算法OSERDESE串并转换3、顶层源码和IP封装4、源码和IP获取1、前言本设计使用Xilinx原语和自己手写的代码实现了HDMI发送功能，纯
verilog
手写
9527华安
·
2023-08-26 08:29
菜鸟FPGA图像处理专题
fpga开发
HDMI
verilog
IP
土豆叶病害识别（Python代码，pyTorch框架，深度
卷积网络
模型，很容易替换为其它模型，带有GUI识别界面）
代码运行要求：Torch库>=1.13.1，其它库无版本要求1..土豆叶数据集主要包好三种类别（Early_Blight（早期枯萎病），Late_Blight（晚期枯萎病）Healthy（正常））Early_Blight照片（有1303张）Late_Blight照片（有1132张）Healthy照片（有816张）2，本次项目文件夹data文件夹存放的是未被划分训练集和测试集的原始照片picture
深度学习的奋斗者
·
2023-08-26 06:19
生物技术与深度学习结合
深度学习
人工智能
桃子叶片病害识别（Python代码，pyTorch框架，深度
卷积网络
模型，很容易替换为其它模型，带有GUI识别界面）
.分为三类健康的桃子叶片，251张桃疮痂病一般，857张桃疮痂病严重，770张2.GUI界面识别效果和predict.py识别效果如视频所示桃子叶片病害识别（Python代码，pyTorch框架，深度
卷积网络
模型
深度学习的奋斗者
·
2023-08-26 06:17
生物技术与深度学习结合
python
pytorch
开发语言
【接口时序】QSPI Flash的原理与QSPI时序的
Verilog
实现
转载于：http://www.cnblogs.com/liujinggang/p/9651170.html一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE4、Matlab版本：Matlab2014b/Matlab2016a硬件平台：1、FPGA型号：Xilinx公司的XC6SLX45-2CSG3242、F
うちは止水
·
2023-08-26 05:18
通信协议
【FPGA】FPGA入门 —— 基本开发流程
FPGA入门1.FPGA入门2.FPGA开发流程3.二选一多路器-快速熟悉开发环境及流程1.FPGA入门快速上手
verilog
语法状态机，线性序列机FPGA常见的设计方法自己写代码，下载代码进行使用，使用厂家
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【FPGA】
verilog
语法的学习与应用 —— 位操作 | 参数化设计
【FPGA】
verilog
语法的学习与应用——位操作|参数化设计学习新语法，争做新青年计数器实验升级，让8个LED灯每个0.5s的速率循环闪烁，流水灯ahh好久不见~去年光这个就把我折磨够呛。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
学习
Verilog
实现超声波测距
Verilog
实现超声波测距教学视频：https://www.bilibili.com/video/BV1Ve411x75W?
灵风_Brend
·
2023-08-25 20:38
Verilog语法学习
fpga开发
学习
Verilog
实现状态机自动售卖机
Verilog
实现状态机自动售卖机教学视频：https://www.bilibili.com/video/BV1Ve411x75W?
灵风_Brend
·
2023-08-25 20:05
Verilog语法学习
fpga开发
学习
Verilog
基础语法（题目）
Verilog
基础语法（题目）**本内容来自牛客网
Verilog
基础语法**1、四选一多路器制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d011d110d201d300信号示意图：波形示意图
二炮
·
2023-08-25 18:32
Verilog
FPGA
fpga开发
FPGA的秒表设计案例(
verilog
实现)
秒表设计案例案例1：秒表0案例2：秒表1案例3：秒表2案例1：秒表0实现功能：1位数码管实现0~9计数。实验现象：第1秒：1位数码管显示0，第2秒：1位数码管显示1，第3秒：1位数码管显示2，第4秒：1位数码管显示3，第5秒：1位数码管显示4，第6秒：1位数码管显示5，第7秒：1位数码管显示6，第8秒：1位数码管显示7，第9秒：1位数码管显示8，第10秒：1位数码管显示9，……10s一个周期，重复
Alice的博客
·
2023-08-25 17:35
Verilog
HDL
verilog
HDLBits-
Verilog
学习记录 |
Verilog
Language-Vectors
文章目录11.vectors|vector012.vectorsinmoredetail|vector113.Vectorpartselect|Vector214.Bitwiseoperators|Vectorgates15.Four-inputgates|Gates416.Vectorconcatenationoperator|Vector317.Vectorreversal1|Vectorr1
Time木0101
·
2023-08-25 15:32
IC学习
#
Verilog学习
#
IC设计学习
学习
verilog
ic设计
芯片设计
牛客网
Verilog
刷题 | 入门特别版本
文章目录1、VL1输出12、VL2wire连线3、VL3多wire连接4、VL4反相器5、VL5与门6、VL6NOR门7、VL7XOR门8、VL8逻辑运算10、VL10逻辑运算211、VL11多位信号12、VL12信号顺序调整13、VL13位运算与逻辑运算14、VL14对信号按位操作15、VL15信号级联合并16、VL16信号反转输出17、VL17三元操作符1、VL1输出1描述构建一个没有输入和一
Time木0101
·
2023-08-25 15:32
IC学习
#
IC设计学习
#
Verilog学习
牛客网
IC设计
verilog
芯片设计
HDLBits-
Verilog
Language-Modules:Hierarchy(模块：层次结构)
目录Moduleshift8Moduleshift8Thisexerciseisanextensionofmodule_shift.Insteadofmoduleportsbeingonlysinglepins,wenowhavemoduleswithvectorsasports,towhichyouwillattachwirevectorsinsteadofplainwires.Likeever
我叫夏满满
·
2023-08-25 15:02
verilog
HDLBits-
Verilog
学习记录 |
Verilog
Language-Modules（1）
文章目录20.Module21.Connectingportsbyposition|Moudlepos22.Connectingportsbyname|Modulename23.Threemodules|Moduleshift24.Modulesandvectors|Moduleshift820.Modulepractice:Youmayconnectsignalstothemodulebypor
Time木0101
·
2023-08-25 15:01
IC学习
#
Verilog学习
#
IC设计学习
学习
IC设计
Verilog
芯片设计
【【
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL 实现】】
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL实现典型电路设计之CORDIC算法的
Verilog
HDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer
ZxsLoves
·
2023-08-25 13:49
Verilog学习系列
算法
fpga开发
【【
Verilog
典型电路设计之log函数的
Verilog
HDL设计】】
Verilog
典型电路设计之log函数的
Verilog
HDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。
ZxsLoves
·
2023-08-25 13:45
Verilog学习系列
fpga开发
模电基础学习
电路设计好比老中医，学会一个套路就可以用一辈子，因为电路设计是基于物理学原理一直都没有变化过，现在最常用的芯片设计，硬件电路描述语言
verilog
是上个世纪80年代的语言。电流什么是电流？
lune_one
·
2023-08-25 12:02
模电数电电路基础
模电
VScode中写
Verilog
时，i
verilog
语法自动纠错功能不起作用
VScode中编写
Verilog
时，i
verilog
语法自动纠错功能不起作用问题：按照教程搭建vscode下
Verilog
编译环境，发现语法纠错功能一直无效，检查了扩展
Verilog
-HDL/System
Verilog
yuukai
·
2023-08-25 10:16
vscode
fpga
VIT 论文精读 | transformer架构引入CV的开创性工作
打成多个patch2.2transformer和
卷积网络
比较2.3结构2.4clsVs全局平均池化2.5位置编码3实验1.背景VIT是基于transformer的在图像分类大放异彩的变体，transformer
Qodi
·
2023-08-25 09:47
读论文
transformer
深度学习
人工智能
Attention is all you need
Abstract本文中提出了transformer模型，完全依靠attention机制，没有使用循环网络或者
卷积网络
。Transformer在训练中可以更好的并行化，并且需要更少的训练时间。
黄昏贩卖机
·
2023-08-25 08:10
deep
learning
system
深度学习
人工智能
全
卷积网络
FCN详细讲解（超级详细哦）
depth_1-utm_source=distribute.pc_relevant.none-task&utm_source=distribute.pc_relevant.none-task四、全
卷积网络
薛定谔的炼丹炉！
·
2023-08-25 07:15
经典模型
上一页
36
37
38
39
40
41
42
43
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他