E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
【【
Verilog
典型电路设计之FIFO设计】】
典型电路设计之FIFO设计FIFO(FirstInFirstOut）是一种先进先出的数据缓存器，通常用于接口电路的数据缓存。与普通存储器的区别是没有外部读写地址线，可以使用两个时钟分别进行写和读操作。FIFO只能顺序写入数据和顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。FIFO由存储器块和对数据进出FIFO的通道进行管理的控制器
ZxsLoves
·
2023-08-19 16:21
Verilog学习系列
fpga开发
什么是卷积神经网络
目录什么是卷积神经网络全链接相对笨重：大胖子编辑编辑参数众多：容易造成过拟合编辑卷积核：进行图像特征提取，源于卷积原理：求相交面积卷积的作用卷积的意义编辑通过卷积核减少参数深度
卷积网络
ReLu函数：负数变成
ZhangJiQun&MXP
·
2023-08-19 16:06
2023
AI
深度学习
cnn
神经网络
时序结构重要性加权图
卷积网络
用于时序知识图谱补全
目录摘要部分四元数时间戳时间信息对四元数的影响知识图谱里的结构信息时序注意模块重要性加权的图
卷积网络
引言部分现有方法的不足本文主要贡献准备工作问题定义大部分方法的缺陷本文方法框架时序注意模块实体分类带有注意力机制的双向长短期记忆模型时序感知注意力节点重要性加权的
BIT_mk
·
2023-08-19 02:52
时序知识图谱补全
知识图谱
人工智能
跑通FaceNet人脸识别
二、方案技术路线1.人脸检测：使用Dlib中预先训练的模型检测面部；2.人脸校准：使用Dlib的实时姿势估计与OpenCV的仿射变换来尝试使眼睛和下唇在每个图像上出现在相同位置；3.
卷积网络
：
CV算法恩仇录
·
2023-08-18 23:51
pytorch 实现VGG
卷积网络
的输入是224*224的RGB图像，整个网络的组成是非常格式化的，基本上都用的是3*3的卷积核以及2
天一生水water
·
2023-08-18 23:08
pytorch
人工智能
python
神经网络基础-神经网络补充概念-61-单层
卷积网络
概念单层
卷积网络
是一种简单的神经网络结构，它仅包含一个卷积层，通常紧跟着一个激活函数以及可能的池化层和全连接层。这种结构可以用来提取输入数据的特征，适用于一些简单的任务。
丰。。
·
2023-08-18 12:45
神经网络补充
神经网络
神经网络
网络
人工智能
【【典型电路设计之片内存储器的设计之RAM的
Verilog
HDL描述二】】
典型电路设计之片内存储器的设计之RAM的
Verilog
HDL描述二例二：用
Verilog
HDL设计深度为8，位宽为8的双端口RAM。双口RAM具有两套地址总线，一套用于读数据，另一套用于写数据。
ZxsLoves
·
2023-08-18 08:39
Verilog学习系列
fpga开发
1x1 卷积：解释器
来源：链接深度
卷积网络
（如VGG，AlexNet）的缺点之一是特征图的数量通常随着网络的深度而增加。当使用较大的过滤器尺寸（如5x5和7x7）时，此问题可能
无水先生
·
2023-08-17 23:15
深度学习和图像处理
计算机视觉
人工智能
【【
verilog
典型电路设计之FIR滤波器的设计】】
verilog
典型电路设计之FIR滤波器的设计我们常用的FIR滤波器称为有限冲激响应是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。
ZxsLoves
·
2023-08-17 18:26
Verilog学习系列
fpga开发
【【典型电路设计之片内存储器的设计之RAM的
Verilog
HDL描述一】】
典型电路设计之片内存储器的设计之RAM的
Verilog
HDL描述一RAM是随机存储器，存储单元的内容可按需随意取出或存入。这种存储器在断电后将丢失所有数据，一般用来存储一些短时间内使用的程序和数据。
ZxsLoves
·
2023-08-17 18:50
Verilog学习系列
fpga开发
UVM学习知识点
UVM构建include和importpkg区别.sv.svhhdl_top.sv和hvl_top.sv回顾uvm_config，以及自定义uvm_config
verilog
:parameter、defparam
zianren
·
2023-08-17 08:04
学习
UVM
vivado仿真的时候报ERROR: [VRFC 10-2063] not found while processing module instance
如图，在设置中将simulatorlanguage改为
Verilog
就好。
棘。。背凉
·
2023-08-17 07:26
XILINX
Ultrascale+
FPGA
嵌入式硬件
电学
其他
FPGA
verilog
简单的平方根求法
用下面的平方根求法不需要乘法，只需简单的移位就能实现。function[15:0]sqrt;input[31:0]num;//declareinput//intermediatesignals.reg[31:0]a;reg[15:0]q;reg[17:0]left,right,r;integeri;begin//initializeallthevariables.a=num;q=0;i=0;lef
棘。。背凉
·
2023-08-17 07:26
fpga开发
Vivado调用VIO核
文章目录前言一、IP核的介绍二、VIO核1.作用2.调用方法总结前言提示：本篇文章所使用的软件为Vivado2018.3：以四选一数据选择器为例，使用
verilog
hdl语言以及Vivado自带的VIO
素年锦什
·
2023-08-17 07:56
fpga开发
Accurate Image Super-Resolution Using Very Deep Convolutional Networks(VDSR)
摘要该方法使用了一个非常深的
卷积网络
，灵感来自于Imagenet分类。该论文发现，网络深度的增加显示了精度的显著提高。最终的模型使用了20个权重层。
大笨钟47
·
2023-08-17 01:55
超分网络
深度学习
cnn
超分
Image super-resolution using deep convolutional networks(SRCNN)解读与实现
Imagesuper-resolutionusingdeepconvolutionalnetworks(SRCNN)一、总结网络结构SRCNN网络结构比较简单，就是一个三层的
卷积网络
，激活函数选用Relu
leon.shadow
·
2023-08-17 01:24
遥感图像超分辨
深度学习
计算机视觉
人工智能
SRCNN论文翻译（Image Super-Resolution Using Deep Convolutional Networks）
我们进一步表明，传统的基于稀疏编码的SR方法也可以被视为深度
卷积网络
。但与分别处理每个组件的传统方法不同，我们的方法共同优化所有层。
PPLLO_o
·
2023-08-17 01:54
【paper阅读】
SRCNN
SRCNN：Image Super-Resolution Using Deep Convolutional Networks
://arxiv.org/pdf/1501.00092.pdf（一）Abstract：我们提出一个对于单图像超分的深度学习方法，端到端地学习高低分辨率图像，我们也可知道传统的稀疏编码也可以作为一个深度
卷积网络
S_h_a_
·
2023-08-17 01:23
CV
paper精读
Vis
for
AI
人工智能
深度学习
python
Verilog
同步FIFO设计
同步FIFO(synchronous)的写时钟和读时钟为同一个时钟，FIFO内部所有逻辑都是同步逻辑，常常用于交互数据缓冲。异步FIFO：数据写入FIFO的时钟和数据读出FIFO的时钟是异步的(asynchronous)典型同步FIFO有三部分组成:（1）FIFO写控制逻辑；（2）FIFO读控制逻辑；（3）FIFO存储实体（如Memory、Reg）。FIFO写控制逻辑主要功能：产生FIFO写地址、
楚生辉
·
2023-08-16 20:13
学无止境
驱动开发
fpga开发
硬件工程
硬件架构
verilog
学习笔记6——锁存器和触发器
文章目录前言一、锁存器1、基本SR锁存器——或非门实现2、基本SR锁存器——与非门实现3、门控SR锁存器4、门控D锁存器二、触发器1、电平触发的RS触发器/同步SR触发器2、电平触发的D触发器/D型锁存器3、边沿触发的D触发器4、脉冲触发的RS触发器三、边沿触发、脉冲触发、电平触发的区别前言2023.8.15一、锁存器1、基本SR锁存器——或非门实现2、基本SR锁存器——与非门实现3、门控SR锁存
_lalla
·
2023-08-16 20:41
Verilog学习笔记
学习
笔记
fpga开发
Verdi_如何dump信号的驱动强度
Verdi_如何dump信号的驱动强度需求背景在
Verilog
语法标准中，0和1各自被分成了8个强度等级；StrengthNameStrengthNameStrengthLevelsupply0supply17strong0strong16pull0pull15large0large14weak0weak13medium0medium12small0small11highz0highz10VCS
ShareWow丶
·
2023-08-16 18:46
#
EDA工具
Verdi
dump
strength
Verilog
描述——同步异步复位D触发器
Verilog
同步异步复位D触发器的描述对于D触发器DFF的同步异步，我是吃过亏的，所以一定要理解清晰，同步和异步的概念。本篇主要例举出同步，异步，复位，置位D触发器的
Verilog
描述。
ShareWow丶
·
2023-08-16 18:16
#
Verilog
HDL语言及设计
复现基于PYNQ-Z2的手写数字识别卷积加速器设计
2、在PL端实现卷积神经网络LeNet-5，纯
verilog
实现，包括卷积层，激活层，池化层，全连接层。3、在PS端输出识别的结果。LeNet-5神经网络卷积：28X28的图片，我们采用6个5X
eachanm
·
2023-08-16 14:39
FPGA
verilog
fpga
第零章 序 Chisel教程汇总
这是一门敏捷开发语言，据称要比传统的
Verilog
语言快很多。在亲身使用过后，笔者发现确实快了不少。这主要得益于Scala作为高级语言的简洁风格
_iChthyosaur
·
2023-08-16 12:14
Scala
Chisel
RISC-V
Chisel 语言 - 小记
文章目录Chisel一种硬件描述语言，类似
verilog
本质是Scala编程语言的一个包，类似于numpy是Python的一个包。
伊织code
·
2023-08-16 11:39
嵌入式
Chisel
芯片
硬件
[文献翻译]Temporal Segment Networks: Towards Good Practices for Deep Action Recognition
摘要：深度
卷积网络
在静态图像的视觉识别方面取得了巨大的成功。但是，对于视频中的动作识别，相对于传统方法的优势并不是那么明显。
夏迪End
·
2023-08-16 10:40
【【
verilog
典型电路设计之Wallace 树乘法器】】
verilog
典型电路设计之Wallace树乘法器Wallace树乘法器是一种我们在集成电路学习中应用非常广泛的设计其中由两部分组成一个是FA和HAFA是fulladd全加器HA是half半加器加法从数据最密集的地方开始
ZxsLoves
·
2023-08-15 21:42
Verilog学习系列
嵌入式硬件
fpga开发
【【
verilog
典型电路设计之复数乘法器】】
verilog
典型电路设计之复数乘法器典型电路设计之复数乘法器复数乘法的算法是：设复数x=a+bi;y=c+di;则复数乘法结果x.y=(a+bi)(c+di)=(ac-bd)+i(ad+bc)复数乘法器我们可以将复数
ZxsLoves
·
2023-08-15 21:12
Verilog学习系列
fpga开发
数字集成电路设计（六、
Verilog
HDL高级程序设计举例）
文章目录1.数字电路系统设计的层次化描述方式1.1Bottom-Up设计方法1.2Top-Down设计方法2.典型电路设计2.1加法器树乘法器2.1.1改进为两级流水线4位加法器树乘法器2.2Wallace树乘法器2.3复数乘法器2.4FIR滤波器的设计2.5存储器的设计2.6FIFO的设计1.数字电路系统设计的层次化描述方式在我们的数电，集成电路设计里面，一定是层次化设计的在一个手机芯片的一个部
普通的晓学生
·
2023-08-15 09:12
Verilog
HDL数字集成电路设计
fpga开发
数字集成电路设计（三、
Verilog
HDL程序设计语句和描述方式）（一）
小结**2.4过程连续赋值语句2.5条件分支语句2.5.1if分支语句2.5.2case条件分支语句2.6循环语句在电路设计过程中，
Verilog
HDL有三种程序设计方式：数据流建模，行为级建模，结构化建模结构化建模就是搭电路
普通的晓学生
·
2023-08-15 09:11
Verilog
HDL数字集成电路设计
fpga开发
【【
verilog
典型电路设计之加法器树乘法器】】
verilog
典型电路设计之加法器树乘法器加法器树乘法器加法器树乘法器的设计思想是“移位后加”，并且加法运算采用加法器树的形式。
ZxsLoves
·
2023-08-15 09:40
Verilog学习系列
fpga开发
Josh 的学习笔记之
Verilog
（Part 5——RTL 设计与编码指导）
文章目录1.一般性指导原则1.1面积和速度的平衡与互换原则1.1.1“用速度的优势换面积的节约”举例1.1.2“用面积复制换取速度的提高”举例1.2硬件原则1.3系统原则2.同步设计原则和多时钟处理2.1同步设计原则2.1.1异步时序设计与同步时序设计2.1.2同步时序设计2.2亚稳态2.3异步时钟域数据同步2.3.1两类异步时钟域同步的表现形式2.3.2两种不推荐的异步时钟域操作方法2.3.3异
Josh Gao
·
2023-08-15 09:10
电子/通信工程师的修养
#
Verilog
HDL
verilog
Verilog
HDL 设计与综合/数字集成电路设计方法概述_part7
33.wire类型核reg类型的使用+连续赋值语句和运算符的使用在程序设计中如何正确使用wre和reg类型，可以遵循以下几点：（1）在连续赋值语句（assign）中，因为是对于组合电路的描述，被赋值信号只能使用wire类型（2）在Initia和always过程语句中，被赋值信号必须定义为reg类型（3）当采用结构级描述时，模块、基本门和开关元器件的输出信号只能使用wire类型。在硬件描述语言中，绝
roockiet
·
2023-08-15 09:09
数字集成电路设计方法概述
verilog
芯片
8×8流水线乘法器（
Verilog
）
在
Verilog
中，直接用乘号完成相乘过程，编译器在编译的时候也会把这个乘法表达式映射成默认的乘法器，但其构造不得而知。
Qunqun的宝宝
·
2023-08-15 09:09
fpga开发
数字IC经典电路（1）——经典加法器的实现（加法器简介及
Verilog
实现）
加法器简介及
Verilog
实现写在前面的话经典加法器8bit并行加法器8bit超前进位加法器8bit流水线加法器8bit级联加法器总结写在前面的话加法器是数字系统最基础的计算单元，用来产生两个数的和，加法器是以二进制作运算
IC_Brother
·
2023-08-15 09:39
数字IC设计
fpga开发
【【
verilog
典型电路设计之流水线结构】】
verilog
典型电路设计之流水线结构下图是一个4位的乘法器结构，用
verilog
HDL设计一个两级流水线加法器树4位乘法器对于流水线结构其实需要做的是在每级之间增加一个暂存的数据用来存储我们得到的东西我们一般来说会通过在每一级之间插入
ZxsLoves
·
2023-08-15 09:09
Verilog学习系列
fpga开发
[HDLBits] Exams/2014 q4a
Considerthen-bitshiftregistercircuitshownbelow:Writea
Verilog
modulenamedtop_moduleforonestageofthiscircuit
向盟约宣誓
·
2023-08-15 01:43
HDLBits
fpga开发
verilog
fpga
[HDLBits] Mt2015 muxdff
TakenfromECE2532015midtermquestion5Considerthesequentialcircuitbelow:Assumethatyouwanttoimplementhierarchical
Verilog
codeforthiscircuit
向盟约宣誓
·
2023-08-15 01:41
HDLBits
fpga开发
verilog
fpga
《综合与Design_Compiler》学习笔记——第一章综合综述 第二章
verilog
语言结构到门级的映射 第三章 使用DC进行综合
文章目录前言一、综合综述1、综合2、综合的不同层次（1）逻辑级综合（2）RTL级综合（3）行为级综合二、
verilog
语言结构到门级的映射三、使用DC进行综合1、定义2、写时序约束3、写环境约束（1）设置环境条件
_lalla
·
2023-08-14 21:01
IC后端相关
学习
笔记
DC
verilog
手撕代码7——固定优先级仲裁器和轮询仲裁器
文章目录前言一、固定优先级仲裁器/FixedPriorityArbiter1、case/if语句实现2、for循环语句实现参数化结构二、轮询仲裁器/RoundRobinArbiter1、case语句实现2、for循环实现前言2023.5.16天气炎热最近实验推进一大步一、固定优先级仲裁器/FixedPriorityArbiter当有多个主设备时，一般同一时刻只有一个主设备可以控制总线，这时候就需要
_lalla
·
2023-08-14 21:30
verilog手撕代码
学习
verilog
verilog
学习笔记4——
verilog
延时语句
文章目录前言一、延时语句分类1、阻塞赋值左侧延时2、阻塞赋值右侧延时3、非阻塞赋值左侧延时4、非阻塞赋值右侧延时二、比较及举例说明1、阻塞右侧延时和非阻塞右侧延时的区别2、举例前言2023.8.10一、延时语句分类1、阻塞赋值左侧延时在10ns后，把10ns时刻的b+c值赋值给a，a拿到的是b+c的最新值always@(*)#10a=b+c;2、阻塞赋值右侧延时先把0时刻的b+c值暂存起来，在10
_lalla
·
2023-08-14 21:30
Verilog学习笔记
学习
verilog
延时
阻塞赋值
verilog
学习笔记5——进制和码制、原码/反码/补码
文章目录前言一、进制转换1、十进制转二进制2、二进制转十进制3、二进制乘除法二、原码、反码、补码1、由补码计算十进制数2、计算某个负数的补码前言2023.8.13天气晴一、进制转换1、十进制转二进制整数：除以2，余数倒着写小数：乘以2，正着写例题1：(2.3175)d=()b=()b*2^210.01011001.01例题2：十进制数13.613转化为二进制数，要求误差小于1%2^-m=2/lg2
_lalla
·
2023-08-14 21:59
Verilog学习笔记
学习
笔记
verilog
第G2周：人脸图像生成（DCGAN）
原理深度卷积对抗网络（DeepConvolutionalGenerativeAdversarialNetworks,DCGAN）是生成对抗网络的一种模型改进，其将卷积运算的思想引入到生成式模型当中来做无监督的训练，利用
卷积网络
强大的特征提取能力来提高生成网络的学习效果
牛大了2023
·
2023-08-14 18:56
GAN
生成对抗网络
握手2倍速率进，一倍速率出[
verilog
]
moduletwo_to_one#(parameterWORD_LEN=33)(inputclk,inputarst,input[2*WORD_LEN-1:0]i_din,inputi_din_valid,outputo_din_ready,output[WORD_LEN-1:0]o_dout,inputi_dout_ready,outputo_dout_valid);reg[WORD_LEN*2
summer*钟
·
2023-08-14 08:03
fpga开发
握手信号输入一倍，输出两倍[
verilog
]
moduleone_to_two#(parameterWORD_LEN=33)(inputclk,inputarst,input[WORD_LEN-1:0]i_din,inputi_din_valid,outputo_din_ready,output[2*WORD_LEN-1:0]o_dout,inputi_dout_ready,outputo_dout_valid);reg[WORD_LEN*2
summer*钟
·
2023-08-14 08:02
fpga开发
关于Quartus II 的实验指南与常见问题整理
并且基于在网络上查找到的结果进行推断，因此结果可能有不对的地方，还请见谅~实验指南：此部分为在校时《集成电路设计》课程设计内容四个实验的大致过程：新建项目（每个小实验都要新建项目并且在独立的文件夹中）—>新建
Verilog
HDLfile
Luck1y
·
2023-08-14 07:01
学校课设
学习方法
31条指令单周期cpu设计(
Verilog
)-(八)上代码→指令译码以及控制器
说在前面开发环境：Vivado语言：
Verilog
cpu框架：Mips控制器：组合逻辑指令译码器我们需要根据一条32位的指令的结构确定是哪一条指令可以根据操作码(op)以及功能码（func），使用case
o0o_-_
·
2023-08-14 05:23
cpu
mips
31
二、深度
卷积网络
：实例探究
使用基本的
卷积网络
层，可以搭建许多有效的网络组件。在一个领域有效的方法，在其他领域很可能也是有效的。学习经典的深度
卷积网络
结构，获取解决自己的实际问题的灵感。
持续积累
·
2023-08-13 14:50
FPGA实践 ——
Verilog
基本实验步骤演示
0x00回顾：AND/OR/NOT逻辑的特性AND：与门可以具有两个或更多的输入，并返回一个输出。当所有输入值都为1时，输出值为1。如果输入值中有任何一个为0，则输出值为0。OR：或门可以具有两个或更多的输入，并返回一个输出。如果输入值中至少有一个为1，则输出值为1。如果所有输入值都为0，则输出值为0。NOT：非门具有一个输入和一个输出。当输入值为1时，输出值为0；当输入值为0时，输出值为1。晶体
柠檬叶子C
·
2023-08-13 12:32
FPGA玩板子记录
fpga开发
verilog
case 语句合并问题
有时候在case语句中会有不同选择执行相同操作的情况，为了简化代码，可以将其合并。以下解答来自百度知道(由于排版问题，有相应修改)：reg[1:0]addr_cnt=2'b11;regread=1'b1;always@(posedgeclk_40M)beginaddr_cnt语句。（若要自动显示高亮，则需要用）printf("helloworld");cout<<"helloworld"<
weixin_30861459
·
2023-08-13 10:31
上一页
38
39
40
41
42
43
44
45
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他