硬件编程VHDL

VHDL硬件描述语言（五）VHDL的顺序语句

顺序语句和并行语句是VHDL中的两大基本描述语句系列。一、前言所谓顺序语句，是指在仿真意义上具有一定顺序性（或者说在逻辑上有先后之分）,并不意味着这些语句对于的硬件结构也有相同的顺序性。
dtge·2022-12-17 09:44

VHDL硬件描述语言（六）VHDL案例

一、常见电路1、分频电路1）二分频电路libraryieee;useieee.std_logic_1164.all;entityexampleis port(clock:instd_logic;      clkout:outstd_logic    );endexample;architecturebehaveofexampleis signalclk:std_logic; begin proc
dtge·2022-12-17 09:44

ultraedit自动缩进c语言,[转载]如何使UltraEdit支持Verilog语法高亮缩进

1.将Verilog和VHDL语言高亮的代码分别保存为文件Verilog.uew和VHDL.uew，并将其放在ultraedit15.0安装目录中的wordfiles文件夹下；wordfiles的默认路径是
宏馨·2022-12-12 19:33

（LMS)8阶FIR滤波器以及8阶折叠结构FIR[VHDL]

学习VLSI课程中广播结构FIR滤波器，利用折叠因子N=2将原有的8阶FIR滤波器通过折叠形成新的滤波器结构，分析其原理过程并且分析仿真。一、8阶折叠结构的FIR滤波器以2为折叠因子，折叠集为：要求：（1）列折叠方程计算折叠延迟（2）画出折叠结构图（3）编写8阶广播结构FIR滤波器程序并仿真（4）编写折叠架构的8阶广播结构FIR滤波器程序并仿真，与普通8阶广播结构的FIR滤波器仿真结果进行比较，分
电子张sir·2022-12-12 15:27

利用计数器实现任意分频，占空比为60%（任意占空比）电路 [VHDL]

本次实验为利用计数器实现分频常数为24000，占空比为60%的电路，也可以设置为任意分频，任意占空比的电路一、设计思路：设计分析：要将原来的占空比为50%，大频率的信号重新设为60%占空比，频率较小的周期信号，其中频率的思想就是分频器，利用原来的信号的n上升沿为新clk的一次上升沿即可。其占空比=高电平时间/周期所以重要的设定好高电平在周期内所占的比例尤为重要。二、代码：LIBRARYIEEE;U
电子张sir·2022-12-12 15:57

EDA实验：（DTTIMES)数字秒表的设计

目录一：实验要求二：程序源代码2.1CNT6的VHDL源代码2.2CLKGEN（分频器）的VHDL源程序2.3DTTIMES（数字秒表顶层文件）的VHDL源程序三：硬件实验现象四：对实验步骤详细分析4.1CNT6
电子张sir·2022-12-12 15:27

EDA实验：数字频率计（FREQ）设计（VHDL)

目录一：实验要求二：程序源代码2.1CLKGEN的VHDL源程序及分析2.2REG32B的VHDL源程序及分析2.3TESTCTL的VHDL源程序及分析2.4FREQ的VHDL源程序及分析三：硬件实验现象四
电子张sir·2022-12-12 15:27

CNN卷积神经网络/手写数字识别[VHDL][MATLAB]带源码

本次为期末课程设计，了解CNN过程，并且以数字识别为例去了解CNN的应用，采用matlab来事先分析整个过程，并且转化为VHDL语言，使用FPGA使用该想法，由于本次为期末在家期间所做，没有硬件去验证准确性
电子张sir·2022-12-12 15:51

国科大-智能传感-考试

最终考试出了这些：1.相机模型+极线方程2.贝叶斯滤波3.PCA法线向量4.插值和拟合的区别5.嵌入式系统及特点6.VHDL实现3*3滤波7.计算分辨率靶面尺寸焦距8.增量式编码的特点M/T公式
苦蒸鱼·2022-12-12 07:22

ar编码matlab仿真_数字调制解调技术的MATLAB与FPGA实现

Xilinx/VHDL版的设计平台为ISE14.7/VHDL，配套开发板为CXD301；Altera/Verilog版的设计平台为QuartusII13.1/VerilogHDL，配套开发板为CRD500
weixin_39747755·2022-12-11 18:31

一位数值比较器

一位数据比较器电路的设计1．设计目的（1）了解EDA技术的发展及应用（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计（3）学习MAX+P
qq_52484057·2022-12-09 11:51

初学者如何学习FPGA？一文为你讲解清楚

就像学习FPGA，往往是从VHDL或者Verilog开始入手学习的。当然，任何编程语言的学习都不能一劳永逸，因为任何经验技巧都是在实践的过程中才能学到，FPGA的学习当然也不例外。
IC修真院·2022-12-09 10:52

Verilog 和VHDL有符号数和无符号数相关运算

目录一、Verilog有无符号数运算1.有符号数和有符号数的加减运算（输入和输出为原码）2.无符号数和有符号数的加减运算（输入和输出为原码）3.有符号数和有符号数的乘法（输入和输出为原码）二、VHDL深度讲解二进制无符号和有符号加法处理溢出的问题
一点一点的进步·2022-12-07 17:08

基于OpenGL的Android系统视频转换功能实现

OpenGL为程序开发人员定义了一个跨平台的图形硬件编程接口，可用于三维图像（二维亦可），功能非常强大，适用于从普通PC到大型图型工作站等计算机。它采用LGPL或者GPL许可证。
HappinessLee·2022-12-07 05:18

笔记：利用MATLAB进行FPGA设计

HDLCoder™可从MATLAB®函数，Simulink®模型和Stateflow®图表生成可综合的VHDL®或Verilog®RTL，
玲娜贝儿super·2022-12-06 07:13

EMBEDDED_driver_nandflash_&_FPGA_8_15

CPLD了解K9F8XXXUXX驱动，识别idVHDL+XilinxISE+ModelSimTestbench波形源文件SimulateBehavioralModelSimulatePose-TranslateVHDLModelSimulatePost-MapVHDLModelSimulatePost-Place
doublewei1·2022-12-05 17:36

推荐FPGA入门书籍

一、前言  很多人在学习FPGA或者数字IC设计时，首先面临的问题必定是编程语言的选择，目前常用的硬件描述语言有三种，即VHDL，VerilogHDL，systemverilog。
归一大师·2022-12-05 13:58

FPGA 编程三大范例

虽然FPGA可使用Verilog或VHDL等低层次硬件描述语言(HDL)来编程，但现在已有多种高层次综合(HLS)工具可以采用以C/C++之类的更高层次的语言编写的算法描述，并将其转换为Verilog或
芯选·2022-12-04 03:01

（萌新的数电学习）用 VHDL语言设计一个异或门

VHDL代码第一种写法：LibraryIEEE;--库声明USEIEEE.std_logic_1164.all;ENTITYyihuomenIS--实体PORT(a,b:INstd_logic;y:OUTstd_logic
HNU岳麓山大小姐·2022-12-02 15:35

基于FPGA的ALU计算器verilog实现

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者
fpga和matlab·2022-11-30 07:48

基于FPGA的AD7303/ADCS7476模拟数字转换VHDL开发

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础在AlteraNIOS板上设计和实现一个格式转换系统，该系统读取模拟输入，将其转换为数字数据，然后将其反向转换为模拟格式。这将通过使用SPIMCP320212位A/D转换器进行模拟输入来实现，以生成数字数据流，然后使用AnalogDevices8位SPIAD7303D/
fpga和matlab·2022-11-26 07:17

数字后端基本认识

1、数字后端的目的数字前端设计：在集成电路设计中，从Verilog/VHDL代码(RTL级）编写验证再通过综合(synthesis)转换成门级网表(gatenetlist)的过程。
桐桐花·2022-11-26 07:41

基于FPGA的数字钟设计

前言这篇文章通过VHDL代码实现数字钟的功能，绑定引脚就可以看到实际的效果。
@白圭·2022-11-22 21:03

fpga 级联fifo（VHDL）

有的时候，我们会遇到fifo深度不够用的时候，那么就会采用级联fifo，一般来说思路如下：测试一：fifo为8bit*16libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityfifo_fifoisPort(clk:INSTD_LOGIC;rst
坚持每天写程序·2022-11-22 21:12

全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程

文章目录前言关于IcarusVerilogiverilog的安装Windows下的安装Linux下的安装MacOS下的安装查看是否安装成功基本参数介绍参数-o参数-y参数-I参数-tvhdlVerilog
whik1194·2022-11-17 14:24

Quartus II 13.0第一次使用和仿真(VHDL)

QuartusII仿真软件使用1.创建文件2.创建项目3.编译一下4.仿真创建5.添加引脚6.设置时间7.编译运行8.小BUG当前使用VHDL语言进行代码编写1.创建文件代码编写：(一位加法器)Ctrl
苡荏·2022-11-17 10:11

简易计时器的设计与实现-DE2|VHDL|EDA|FPGA/CPLD

基于VHDL的简易计时器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-VHDL计时器：Gitee|GitHubDE2-VHDL实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品
MylesYYY·2022-11-15 17:32

VCS学习笔记（二）

三步法支持VHDL、Verilog和混合HDL编译。
aaaaaaaa585·2022-11-12 04:30

硬件实验中期考核实验题目-仅个人记录

Error_Find_clear在我这个文件夹里实验要求：Error_Find_clear文件夹中有四个含有错误的VHDL语言源码文件及相应的仿真波形文件，修改源代码并完成实验步骤所要求的设计流程，得到仿真结果并加以分析
他不是混子QAQ·2022-10-25 07:49

ALU181

算术逻辑单元的基本功能可以根据74LS181的功能用VHDL编辑而成。
Bamboo_Run·2022-10-19 14:14

系统gpu 调试_探索：如何在GPU上运行JAVA程序

为了使这个主题更容易理解，我将花一些时间解释GPU架构以及一些历史，这将使深入研究硬件编程变得更容易。在展示了GPU与CPU计算的不同之后，我将展示如何在Java世界中使用GPU。
weixin_39791653·2022-10-08 11:52

FPGA的学习过程

为什么说学好FPGA，首先要掌握HDL电子发烧友网•2018-05-2809:09•2622次阅读入门首先要掌握HDL（HDL=verilog+VHDL）第一句话是：还没学数电的先学数电。
橙黄橘绿时、·2022-10-07 12:54

FPGA入门经历的阶段

1入门首先要掌握HDL(HDL=verilog+VHDL)第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。
从不迟到的蜗牛95·2022-10-07 12:24

基于FPGA与DS18B20温度传感器的通信实现

温度传感器介绍：本设计使用VHDL语言实现温度传感器的驱动，并通过数码管显示。
QQ_778132974·2022-10-07 12:23

为什么很多人会觉得FPGA难学？

软件编程的思想根深蒂固，看到VerilogHDL或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内部结
ONEFPGA·2022-10-07 12:53

基于Nexys4DDR的UART实验

板子：Nexys4DDR软件环境：vivado2018.2编程语言verilog/VHDL通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter)，通常称作
QQ_778132974·2022-10-04 17:24

基于FPGA的实现一款简易电子密码锁

目标：用FPGA实现一款简易电子密码锁VHDL功能：1、设计一个密码锁的控制电路，当输入正确密码时，输出开锁信号以推动执行机构工作(用FPGA实现直流电机控制)，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁
QQ_778132974·2022-10-02 07:49

四选1数据选择器的VHDL程序设计

使用QuartusII15.0编写VHDL程序并设置查看时序图*第一步：*File–>VHDLFile,如图1所示新建一个VHDL文件，并把需要设计的程序编写在这个编辑窗口中，效果如图2。
通信汪的美好生活·2022-09-19 17:13

基于FPGA的飞机的小游戏

打飞机的小游戏，在用vhdl语言开发。通过VGA接口显示，能够显示分数，gameover等字样，己方飞机可控制左右移动，敌方飞机自动移动，碰边界会变方向变速。得分越高，速度越快，难度越大。
QQ_778132974·2022-09-09 11:32

（5）呼吸灯systemverilog与VHDL编码

5呼吸灯systemverilog与VHDL编码1本章目录1）FPGA简介2）SystemVerilog简介3）VHDL简介4）呼吸灯verilog编码5）呼吸灯VHDL编码6）结束语2FPGA简介FPGA
宁静致远dream·2022-09-08 15:58

（26）计数器verilog与VHDL编码（学无止境）

4计数器verilog与VHDL编码1本章目录1）FPGA简介2）Verilog简介3）VHDL简介4）计数器verilog编码5）计数器VHDL编码6）结束语2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2022-09-08 15:58

VCS学习笔记（1）

VCS是一个高性能的、大容量的仿真工具，能够分析、编译和仿真Verilog、VHDL、混合HDL、SystemVerilog、OpenVera和SystemC设计描述，并提供一组仿真和调试功能来验证设计
aaaaaaaa585·2022-09-08 09:03

FPGA工程师面试——RTL知识

目录1.用VERILOG或VHDL写一段代码，实现消除一个glitch？2.阻塞式赋值和非组塞式赋值的区别？
fpga和matlab·2022-08-25 15:00

硬件敏捷开发与验证方法学研讨

相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升
·2022-08-23 23:10

基于FPGA的图像处理、机器视觉

说到FPGA设计，如果大家只局限于verilog、VHDL这些硬件描述语言，那就太狭隘了。
silverfly727·2022-08-23 18:22

详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

首发自https://hifpga.com/%E9%97%AE%E9%A2%98/37599为什么要推出8b/10b编码？8b/10b最常见的是应用于光纤通讯和LVDS信号的。由于光模块光模块只能发送亮或者不亮，也就是0或者1这两种状态这种单极性码，那么这会存在一个问题，如果传输中出现较长的连0或者连1（例如111111100000000），那么接收端将没有办法正确的采样识别信号，另外还会由于单极
Shawge·2022-08-08 20:44

Verilog hdl与VHDL混用详解

Veriloghdl与VHDL混用详解1.概述由于在FPGA开发过程中，多人合作时可能遇到有人使用veriloghdl，有人遇到VHDL的情况，这就涉及到了veriloghdl与VHDL的相互调用。
风中月隐·2022-07-29 07:39

【深入浅出玩转FPGA学习1-------基础普及】

FPGA强化学习-------基础普及初始FPGAFPGA与ASICFPGA与CPLDAltera与XilinxVerilog与VHDLFPGA的基本结构应用领域开发流程初始FPGA20世纪60年代中期
周猿猿·2022-07-11 18:50

计算机语言学方面的期刊.,自然语言处理投稿哪些sci期刊

自然语言处理sci论文投稿期刊可以选择硬件编程、计算机领域，下面小编就推荐几本可以投稿自然语言处理的sci期刊。《COMPU
保研学长说·2022-06-28 07:25

微信小程序-简易计算器

一个初入IC的硅农，硬件编程经验3个月。偶然接触了微信小程序编程，然后自己写了一个计算器，希望得到改进意见。功能：1、计算+-*/和%；2、主要是当得出结果的时候，可以显示原来的数都是什么。
SepbreeZe·2022-06-23 19:25
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他