Exams

[HDLBits] Exams/review2015 count1k

Buildacounterthatcountsfrom0to999,inclusive,withaperiodof1000cycles.Theresetinputissynchronous,andshouldresetthecounterto0.clkresetq...99099199299399499599699799899901201moduletop_module(inputclk,inpu
向盟约宣誓·2023-10-17 09:59

【小罗的hdlbits刷题笔记5】基于fifo思想的fsm设计（Exams/2014 q3fsm）

在写状态机时，经常会有检测输入信号波形的情况，这种情况下，如果采用三段式状态机书写，则需要通过穷举法把输入信号所有可能存在的情况书写出来，在检测一到两个周期的输入信号时工作量不会很大，但是在检测多于三个信号时，工作量将会几何倍数增长，空说的话会很抽象，不如参考下这个例子：Considerafinitestatemachinewithinputssandw.AssumethattheFSMbegin
数字电路太难了·2023-10-15 03:55

HDLbits--Exams/2014 q3fsm

moduletop_module(inputclk,inputreset,//Synchronousresetinputs,inputw,outputz);parametera=0,b=1;regstate,next_state;always@(*)begincase(state)a:next_state<=s?b:a;b:next_state<=b;endcaseendalways@(posed
小天才dhsb·2023-10-15 03:25

Verilog刷题HDLBits——Exams/2014 q3fsm

Verilog刷题HDLBits——Exams/2014q3fsm题目描述代码结果题目描述Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA
不会敲代码的研究生不是好空管·2023-10-15 03:24

Verilog刷题HDLBits——Exams/2014 q3bfsm

Verilog刷题HDLBits——Exams/2014q3bfsm题目描述代码结果题目描述Giventhestate-assignedtableshownbelow,implementthefinite-statemachine.ResetshouldresettheFSMtostate000
不会敲代码的研究生不是好空管·2023-10-15 03:24

[HDLbits]——Exams/2014 q3fsm

@HDLbitsExams/2014q3fsmQuestion:Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.Onceins
StevenHuang5v·2023-10-15 03:54

HDLbit 记录_Q142 Exams/2014 q3fsm

题目链接：Exams/2014q3fsm-HDLBits(01xz.net)题目比较简单，提几个要点A状态在接收到S=1后跳转到B状态，主要工作在B状态设计需要在B状态期间计算W的周期数，必须等于2个周期才可以输出一个周期的
烂泥_·2023-10-15 03:54

HDLBits Exams/2014 q3fsm

1.原题复现题目链接：Exams/2014q3fsm2.思路和代码根据题意，可以分为两个部分，第一部分为状态机，包括A和B。
qq_42282258·2023-10-15 03:24

HDLBits Exams/2014 q3bfsm

1、这个题简单按照图写出来状态切换就可以了完整代码如下：moduletop_module(inputclk,inputreset,//Synchronousresetinputx,outputz);reg[2:0]state,next_state;parameterA=0,B=1,C=2,D=3,E=4;always@(*)begincase(state)A:next_state=x?B:A;B:
闪光的正幸·2023-10-15 03:24

有限状态机的序列检测的Verilog实现思路（HDLbits_Exams/2014 q3fsm）

一、题目说明——HDLbits_Exams/2014q3fsmConsiderafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA
泽_禹·2023-10-15 03:24

HDLBits之Exams/2014 q3fsm

Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.OnceinstateBtheFSMexaminesthevalueofthe
薄荷茶哈哈哈·2023-10-15 03:24

HDLbits---Exams/2014 q3fsm

HDLbits—Exams/2014q3fsm当s为0时，进入B状态，然后会检查w的值，如果在接下来的三个周期中w值有两个周期都为1，那么z输出1，否则z输出0。
离离离谱·2023-10-15 03:24

HDLbits Exams/2014 q3fsm verilog fpga

对题目要求的时序图和程序中用到的变量进行时序分析如下：NUM变量为时钟计数器计数次数ADDW为w为高的周期个数Z为应有的输出根据时序图编写程序如下moduletop_module(inputclk,inputreset,//Synchronousresetinputs,inputw,outputz);parameterA=0,B=1;regstate;regnext_state;reg[3:0]a
Balien_·2023-10-15 03:23

[HDLBits] Exams/ece241 2014 q5b

moduletop_module(inputclk,inputareset,inputx,outputz);//根据https://zhuanlan.zhihu.com/p/435760137的说法，//可以分为有进位和无进位两种情况，这样就可以归为两种状态的状态机。//然后根据两种状态和当前输入来决定输出//代码和转换图见https://www.bilibili.com/read/cv82389
向盟约宣誓·2023-10-15 03:23

HDLBits在线练习题之Exams/2014 q3fsm

地址：HDLBits-Exams/2014q3fsm介绍：仅记录代码moduletop_module(inputclk,inputreset,//Synchronousresetinputs,inputw
小学鸡·2023-10-15 03:23

HDLBits Exams/2014 q3fsm 详解

Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.OnceinstateBtheFSMexaminesthevalueofthe
char111·2023-10-15 03:53

HDLBits Exams/2014 q3fsm答案

题目描述：Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.OnceinstateBtheFSMexaminesthevalue
deathno2·2023-10-15 03:53

[HDLBits] Exams/ece241 2013 q8

ImplementaMealy-typefinitestatemachinethatrecognizesthesequence"101"onaninputsignalnamedx.YourFSMshouldhaveanoutputsignal,z,thatisassertedtologic-1whenthe"101"sequenceisdetected.YourFSMshouldalsohavea
向盟约宣誓·2023-10-15 03:53

[HDLBits] Exams/ece241 2014 q5a

Youaretodesignaone-inputone-outputserial2'scomplementerMoorestatemachine.Theinput(x)isaseriesofbits(oneperclockcycle)beginningwiththeleast-significantbitofthenumber,andtheoutput(Z)isthe2'scomplementof
向盟约宣誓·2023-10-15 03:53

Exams/2014 q3fsm_HDLbits详解（merely状态机典型例题）

merely状态机例题1、Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.OnceinstateBtheFSMexamines
别再出error了·2023-10-15 03:52

[HDLBits] Exams/2014 q3fsm

Considerafinitestatemachinewithinputssandw.AssumethattheFSMbeginsinaresetstatecalledA,asdepictedbelow.TheFSMremainsinstateAaslongass=0,anditmovestostateBwhens=1.OnceinstateBtheFSMexaminesthevalueofthe
向盟约宣誓·2023-10-15 03:22

HDLbits：Exams/ece241 2013 q4

本题是一个实际的应用问题，一个水库，有三个传感器S1、S2、S3提供输入，经过控制电路，四个输出给到四个流量阀。也就是说，本题想让我们根据水位去控制流量阀。问题的关键在于把什么抽象成state，答案是：水位的高低。根据题意，我们知道水位高低有四种状态，可以用传感器检测。在第一个always块中，把三个传感器输入的值，作为next_state。在第二个always块中，用next_state判断，输
weixin_41004238·2023-10-12 11:37

HDLBits答案合集（二）

文章目录前言3.1combinationallogic3.1.1basicgates3.1.1.1Exams/m2014q4h3.1.1.2Exams/m2014q4i3.1.1.3Exams/m2014q4e3.1.1.4Exams
南边的柴柴·2023-10-11 01:22

HDLBits Exams/ece241 2013 q4 水库题

题目和简述题目内容翻译：大型水库可为多个用户提供服务。为了使水位足够高，三个传感器以5英寸的间隔垂直放置。当水位高于最高传感器（S3）时，输入流量应为零。当液位低于最低传感器（S1）时，流量应最大（标称流量阀和辅助流量阀均打开）。当水位在上下传感器之间时，流速由两个因素决定：水位和最后一个传感器变化之前的水位。每种水位都有一个与之相关的标称流速，如下表所示。如果传感器变化表明先前的液位低于当前的液
lTANG_TANGl·2023-10-11 01:21

HDLbits: ece241 2013 q12 // Exams/m2014 q4k

两道题目，有一样的问题：第一道：ece2412013q12下面的代码错误，一直没看出来哪里有问题：moduletop_module(inputclk,inputenable,inputS,inputA,B,C,outputZ);reg[7:0]q;dffdff_1(clk,enable,S,q[0]);dffdff_2(clk,enable,q[0],q[1]);dffdff_3(clk,enab
weixin_41004238·2023-10-11 01:46

[HDLBits] Exams/2014 q4b

Considerthen-bitshiftregistercircuitshownbelow:Writeatop-levelVerilogmodule(namedtop_module)fortheshiftregister,assumingthatn=4.InstantiatefourcopiesofyourMUXDFFsubcircuitinyourtop-levelmodule.Assumet
向盟约宣誓·2023-09-25 14:18

HDLBits Exams/ece241 2013 q12

1、这个题就是八个移位寄存器以及一个三位的选择器。我的理解是选择器那里应该是组合逻辑所以应该用阻塞赋值，非阻塞赋值的话就会延后一个周期。2、还有就是模块的名称不能跟本来的定义的名称一样。之前名字是dff跟fpga内部的逻辑器件重名就会报错。完整代码如下：moduletop_module(inputclk,inputenable,inputS,inputA,B,C,outputZ);reg[7:0]
闪光的正幸·2023-09-23 21:18

Exams/ece241 2013 q12

moduletop_module(inputclk,inputenable,inputS,inputA,B,C,outputZ);reg[7:0]Q;always@(posedgeclk)beginif(enable)Q<={Q[6:0],S};elseQ<=Q;endassignZ=Q[{A,B,C}];endmodule
ICVT·2023-09-23 21:47

[HDLBits] Exams/ece241 2013 q12

Inthisquestion,youwilldesignacircuitforan8x1memory,wherewritingtothememoryisaccomplishedbyshifting-inbits,andreadingis"randomaccess",asinatypicalRAM.Youwillthenusethecircuittorealizea3-inputlogicfunct
向盟约宣誓·2023-09-23 21:17

[HDLBits] Exams/ece241 2013 q4

Alsoincludeanactive-highsynchronousresetthatresetsthestatemachinetoastateequivalenttoifthewaterlevelhadbeenlowforalongtime(nosensorsasserted,andallfouroutputsasserted).moduletop_module(inputclk,inputr
向盟约宣誓·2023-09-23 17:28

[HDLBits] Exams/m2014 q4k

Implementthefollowingcircuit:moduletop_module(inputclk,inputresetn,//synchronousresetinputin,outputout);wirein1,in2,in3;partspart1(clk,resetn,in,in1);partspart2(clk,resetn,in1,in2);partspart3(clk,rese
向盟约宣誓·2023-09-22 00:50

错题集 HDLBits Exams/ece241 2013 q7 JK触发器

题目：根据真值表完成电路。方法一：case语句moduletop_module(inputclk,inputj,inputk,outputQ);wireQold;always@(posedgeclk)begincase({j,k})2'b00:Q<=Q;2'b01:Q<=0;2'b10:Q<=1;2'b11:Q<=~Q;default:Q<=0;endcaseendendmodule方法二：条件三
Tough_zora·2023-09-13 17:22

HDLBits刷题笔记——Exams/ece241 2014 q7a(Counter1-12)

难点：题目的理解这道题有点绕，关键在于count4的同步负载输入，我的理解是这样的：modulecount4(inputclk,inputenable,inputload,input[3:0]d,outputreg[3:0]Q);题目说同步并行负载输入的优先级高于enable，意思就是当load高电平时，输出Q=d，也可以把load信号理解为（Q=d）的使能信号。理解了所给的计数器模块后，再来分析
Verimake小白·2023-09-13 16:52

Verilog刷题HDLBits——Exams/ece241 2014 q7a

Verilog刷题HDLBits——Exams/ece2412014q7a题目描述代码结果题目描述Designa1-12counterwiththefollowinginputsandoutputs:ResetSynchronousactive-highresetthatforcesthecounterto1EnableSethighforthecountertorunClkPositiveedg
不会敲代码的研究生不是好空管·2023-09-13 16:21

HDLbits--Exams/ece241 2013 q7

用D触发器和逻辑门组成一个JK触发器。D触发器的状态方程是：Q*=D，JK触发器的状态方程是：Q*=JQ'+K'Q。让两式相等可得：D=JQ'+K'Q，用门电moduletop_module(inputclk,inputj,inputk,outputQ);initialQ=0;//d=jq'+k'qalways@(posedgeclk)beginQ<=j&~Q|~k&Q;endendmodule路
小天才dhsb·2023-09-13 16:21

HDLbits--Exams/ece241 2014 q7b

moduletop_module(inputclk,inputreset,outputOneHertz,output[2:0]c_enable);//reg[3:0]q1,q2,q3;assignc_enable[0]='b1;assignc_enable[1]=q1&&!(q1%9);assignc_enable[2]=c_enable[1]&&q2&&!(q2%9);bcdcountcount
小天才dhsb·2023-09-13 16:21

HDLBits在线练习题之Exams/ece241 2014 q7b

Exams/ece2412014q7b题目分析代码题目地址：HDLBits-Exams/ece2412014q7b详细：Froma1000Hzclock,derivea1Hzsignal,calledOneHertz
小学鸡·2023-09-13 16:51

HDLBits练习——Exams/ece241 2013 q7

AJKflip-flophasthebelowtruthtable.ImplementaJKflip-flopwithonlyaD-typeflip-flopandgates.Note:QoldistheoutputoftheDflip-flopbeforethepositiveclockedge.前言三个输入，包括一个时钟clk，一个主输入信号j，一个副输入信号k；一个输出信号Q。代码modul
呆杏呀·2023-09-13 16:51

HDLBits 答案之Exams/ece241 2014 q7b

答案如下：moduletop_module(inputclk,inputreset,outputOneHertz,output[2:0]c_enable);wire[3:0]q0,q1,q2;//q1,q2,q3分别代表个位，十位，百位的计数器输出assignc_enable[0]=1'b1;//个位计数器始终在运行，因此使能信号始终运行assignc_enable[1]=c_enable[0]&
IC打工人·2023-09-13 16:51

HDLBits—Exams/ece241 2014 q7a

设计具有一下输入和输出的1-12计数器：Reset同高电平有效复位，强制计数器为1Enable高电平计数器运行Clk正边沿触发时钟输入Q[3:0]计数器输出c_enable，c_load，c_d[3:0]分别控制count4的使能、负载和d输入的信号moduletop_module(inputclk,inputreset,inputenable,output[3:0]Q,outputc_enabl
柠檬酸～·2023-09-13 16:21

HDLBits—Exams/ece241 2014 q7b

依然是错题整理Froma1000Hzclock,derivea1Hzsignal,calledOneHertz,thatcouldbeusedtodriveanEnablesignalforasetofhour/minute/secondcounterstocreateadigitalwallclock.Sincewewanttheclocktocountoncepersecond,theOneH
柠檬酸～·2023-09-13 16:21

【HDLBits刷题】Exams/ece241 2013 q7.

AJKflip-flophasthebelowtruthtable.ImplementaJKflip-flopwithonlyaD-typeflip-flopandgates.Note:QoldistheoutputoftheDflip-flopbeforethepositiveclockedge.JKQ00Qold01010111~QoldModuleDeclarationmoduletop_m
李十一11·2023-09-13 16:21

HDLbits Exams/ece241 2014 q7b

原题目Froma1000Hzclock,derivea1Hzsignal,calledOneHertz,thatcouldbeusedtodriveanEnablesignalforasetofhour/minute/secondcounterstocreateadigitalwallclock.Sincewewanttheclocktocountoncepersecond,theOneHertz
lit_sang·2023-09-13 16:50

【HDLBits刷题笔记】Exams/ece241 2013 q7

题目正确代码moduletop_module(inputclk,inputj,inputk,outputregQ);always@(posedgeclk)beginQ<=(Q&(~j)&(~k))|((~Q)&j&k)|(j&(~k));//输出方程endendmodule错误代码moduletop_module(inputclk,inputj,inputk,outputregQ);wireD;r
大祭司他哥·2023-09-13 16:50

【HDLBits刷题笔记】Exams/ece241 2013 q4

【HDLBits刷题笔记】Exams/ece2412013q4Alsoincludeanactive-highsynchronousresetthatresetsthestatemachinetoastateequivalenttoifthewaterlevelhadbeenlowforalongtime
大祭司他哥·2023-09-13 16:50

[HDLBits] Exams/ece241 2013 q7

AJKflip-flophasthebelowtruthtable.ImplementaJKflip-flopwithonlyaD-typeflip-flopandgates.Note:QoldistheoutputoftheDflip-flopbeforethepositiveclockedge.JKQ00Qold01010111~Qoldmoduletop_module(inputclk,in
向盟约宣誓·2023-09-13 16:49

[HDLBits] Exams/ece241 2014 q7a

Designa1-12counterwiththefollowinginputsandoutputs:ResetSynchronousactive-highresetthatforcesthecounterto1EnableSethighforthecountertorunClkPositiveedge-triggeredclockinputQ[3:0]Theoutputofthecounterc
向盟约宣誓·2023-09-10 13:51

[HDLBits] Exams/m2014 q4c

Implementthefollowingcircuit:moduletop_module(inputclk,inputd,inputr,//synchronousresetoutputq);always@(posedgeclk)beginif(r)q<=1'b0;elseq<=d;endendmodule
向盟约宣誓·2023-08-16 08:28

[HDLBits] Exams/m2014 q4d

Implementthefollowingcircuit:moduletop_module(inputclk,inputin,outputout);always@(posedgeclk)beginout<=out^in;endendmodule直接写out^in就行
向盟约宣誓·2023-08-15 01:43

[HDLBits] Exams/2014 q4a

Considerthen-bitshiftregistercircuitshownbelow:WriteaVerilogmodulenamedtop_moduleforonestageofthiscircuit,includingboththeflip-flopandmultiplexers.moduletop_module(inputclk,inputw,R,E,L,outputQ);wired
向盟约宣誓·2023-08-15 01:43
上一页 1 2 3 4 5 6 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他