E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA;
如何评价微软在数据中心使用
FPGA
代替传统CPU的做法？
https://www.zhihu.com/question/24174597如何评价微软在数据中心使用
FPGA
代替传统CPU的做法？
Tiger-Li
·
2023-10-22 11:12
FPGA
IC设计高级001：verilog 定位手段
Verilog定位手段能够达到以下效果：方便
FPGA
版本定位、方便样品测试定位、防止他人将无法定位的故障推脱到自己身上。2、添加定位手段的时间？
IC小鸽
·
2023-10-22 11:42
IC设计
verilog
芯片定位
芯片监控
【数字IC设计/
FPGA
】FIFO与流控机制
流控，简单来说就是控制数据流停止发送。常见的流控机制分为带内流控和带外流控。FIFO的流水反压机制一般来说，每一个fifo都有一个将满阈值afull_value（almostfull）。当fifo内的数据量达到或超过afull_value时，将满信号afull从0跳变为1。上游发送模块感知到afull为1时，则停止发送数据。在afull跳变成1后，fifo需要能够缓存路径上的data以及上游发送模
FPGA硅农
·
2023-10-22 11:41
数字IC设计
数字IC设计
fpga开发
java 异构类型_TornadoVM：在异构硬件上运行Java程序
异构类型几乎所有计算系统中都存在异构硬件：我们的智能手机包含中央处理器（CPU）和具有多个内核的图形处理单元（GPU）；我们的笔记本电脑很可能包含带有集成GPU和专用GPU的多核CPU；数据中心正在向其系统添加附加的现场可编程门阵列（
FPGA
diluan6799
·
2023-10-22 10:16
大数据
编程语言
python
人工智能
深度学习
不惑之年的硬件牛人一步一步教你学spring boot完整项目---客户管理模块从前端到后台之pom.xml部分分析（一）
前言：笔者曾经有18年的硬件研发经验，从（1）51单片机到（2）
FPGA
到（3）嵌入式ARM(ARM9到CORTEXA9)全都研发设计过，产品从（1）B超的整机研发到（2）智能家居系统到（3）无线电监测机到
码农大叔的创业逆袭路
·
2023-10-22 04:59
spring
boot理论及实战
FPGA
驱动SDRAM
文章目录一.SDRAM简介（手册分析）1.1存储空间1.2特征1.3引脚1.4内部结构1.5需要关注的一些时间1.6模式寄存器1.7命令真值表二.时序分析（手册分析）2.1Avalon时序2.2行激活时序2.3列读写时序2.4读数据2.5写数据三.初步设计3.1状态转移图3.2模块设计图四.操作步骤五.代码六.仿真&效果七.参考一.SDRAM简介（手册分析）SDRAM(同步动态随机存取存储器)。1
Álegg xy.
·
2023-10-22 04:22
FPGA学习
fpga开发
FPGA
软件【紫光】
具体可以参考野火开发板【
FPGA
紫光】visio2021：24DNK-8QJD6-J7W
cfqq1989
·
2023-10-22 03:54
FPGA
fpga开发
FPGA
【紫光语法】
寄存器数据类型：reg默认为1bitwide，如果超过1bit，则需要rangedeclaration设置reg的位宽integer默认位宽为32bit，不允许有rangedeclarationtime默认位宽为64bit，不允许有rangedeclaration网络类型：wiresignalgate或continuousassignment驱动的nettri多驱动数据类型tri0多驱动数据类型，
cfqq1989
·
2023-10-22 03:22
FPGA
fpga开发
图像信号处理板设计原理图：2-基于6U VPX的双TMS320C6678+Xilinx
FPGA
K7 XC7K420T的图像信号处理板
一、板卡概述图像信号处理板包括2片TI多核DSP处理器-TMS320C6678，1片Xilinx
FPGA
XC7K420T-1FFG1156，1片Xilinx
FPGA
XC3S200AN。
hexiaoyan827
·
2023-10-22 01:04
软件无线电系统
基带信号处理
无线仿真平台
高速图像采集
高速图像处理
FPGA
的256点FFT调用Quartus IP核实现VHDL傅里叶变换
m=home&c=View&a=index&aid=210
FPGA
代码Verilog/VHDL代码资源下载网：www.hdlcode.com代码下载：2
蟹代码丫
·
2023-10-22 01:34
fpga开发
FFT
VHDL
傅里叶变换
FFT64点傅里叶变换verilog蝶形运算，代码和视频
m=home&c=View&a=index&aid=208
FPGA
代码资源下载网：hdlcode.com代码下载：软件：Quartus语言：Verilog代码功能
蟹代码丫
·
2023-10-22 01:04
fpga开发
FFT
傅里叶变换
FPGA
的64点FFT代码及报告，verilog快速傅里叶变换
名称：64点FFT快速傅里叶变换Radix4软件：Quartus语言：Verilog代码功能：使用verilog实现64-pointPipelineFFT处理器
FPGA
代码资源下载网：hdlcode.com
蟹代码丫
·
2023-10-22 00:30
fpga开发
FFT
傅里叶变换
报告
verilog
axi时序图_S02_CH12_ AXI_Lite 总线详解
S02_CH12_AXI_Lite总线详解12.1前言ZYNQ拥有ARM+
FPGA
这个神奇的架构，那么ARM和
FPGA
究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。
我不上层楼了
·
2023-10-21 19:59
axi时序图
MYIR-ZYNQ7000系列-zturn教程(16)：对axi_lite IP核进行仿真以及axi总线的初步讲解
我这里一共调用了两个自定义的IP都是基于axi_lite的IP核，一个是主机master一个是从机slave，然后将这两个调用的IP例化到一个新创建的
fpga
工程，最好写一个仿真脚本让这个master主机对这个从机
虚无缥缈vs威武
·
2023-10-21 19:57
ZYNQ7000
tcp/ip
fpga开发
网络协议
axi_lite
FPGA
学习-配置双口ram（嵌入式块ram应用）
实验现象：用for循环模拟发送数据，
FPGA
接收后存储在双口ram中。延时一段时间后，从ram中按地址顺序提取数据，用for循环模拟
FPGA
发送数据。
999pyln
·
2023-10-21 15:26
fpga开发
数字通信
串口通信
fpga
用嵌入式块RAM IP核配置一个双口RAM
本次设计源码地址：http://download.csdn.net/detail/noticeable/9914173实验现象：通过串口将数据发送到
FPGA
中，通过quartusII提供的insystemmemorycontenteditor
weixin_34099526
·
2023-10-21 15:25
FPGA
学习---4.嵌入式RAM使用之双口ram，嵌入式Ram之rom
四嵌入式RAM使用之双口ram这里只记录一下具体如何使用，原理可以自行搜索小结：双口ram可写可读，clock系统时钟，data要写的数据，rdaddress要读的数据的地址，wraddress要写的数据的地址，wren写使能，q读出的数据打开ip核地址选到ip文件夹下两个或者一个端口都可以最上面这个指的是要存储多少个8字节数据，下面字面意思下面直接确认这个模块的作用是存数据，读数据五嵌入式Ram
堪堪多写博客少睡觉
·
2023-10-21 15:22
FPGA
fpga
FPGA
入门嵌入式 块RAM双口RAM使用
嵌入式块RAM双口RAM使用对RAM（随机存储器）进行读和写操作。使用tool工具生成IP核RAM，8位读地址8位写地址。IP核仿真`timescale1ns/1ns`defineclk_period20moduledpram_tb;regclock;reg[7:0]data;reg[7:0]rdaddress;reg[7:0]wraddress;regwren;wire[7:0]q;intege
不想秃发
·
2023-10-21 15:52
FPGA
fpga
verilog
嵌入式
单片机
FPGA
入门嵌入式块ram使用rom
嵌入式块ram使用为rom(只读存储器）使用PC端的signaltapii软件与
FPGA
内部搭建的片上逻辑分析仪连接，时刻查看
FPGA
内部的信号。
不想秃发
·
2023-10-21 15:52
FPGA
fpga
verilog
FPGA
入门嵌入式块RAM使用FIOF
FPGA
入门嵌入式块RAM使用为FIOF（FirstInFirstOut)单时钟FIOF、双时钟FIOF（普通双时钟和混合宽度双时钟）由于单时钟FIOF只有一个时钟信号，所以可以在
FPGA
内部中使用单时钟
不想秃发
·
2023-10-21 15:52
FPGA
fpga
verilog
小梅哥
FPGA
：嵌入式块RAM使用之FIFO
小梅哥
FPGA
：嵌入式块RAM使用之FIFO课程目标：学会调用QuartusⅡ软件中提供的FIFO核并通过仿真，了解其接口时序实现现象：通过QuartusⅡ软件中调用FIFO核，通过仿真来验证其接口时序一什么是
FPGA & 网络工程师 初学者
·
2023-10-21 15:52
小梅哥FPGA学习
ZYNQ之
FPGA
学习----RAM IP核使用实验
1RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度由时钟频率决定Xilinx7系列器件具有嵌入式存储器结构，嵌入式存储器结构由一列列BRAM(块RAM)存储器模块组成，通过对这些BRAM存储器模块进行配置，可以实现各种存储器的功能，例如：RAM、移位寄存器、ROM以及
鲁棒最小二乘支持向量机
·
2023-10-21 15:52
笔记
一起学ZYNQ
fpga开发
RAM
IP核
ZYNQ
经验分享
FPGA
21 嵌入式块Ram应用之Rom(Read only memory)
FPGA
21嵌入式块Ram应用之Rom(Readonlymemory)模块名称：romIPCore主要功能：调用内部的资源，实现只读功能实验目的：了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中
没有价值的生命
·
2023-10-21 15:50
FPGA
FPGA
22 嵌入式块Ram 应用之 FIFO （专题：单时种FIFO 和 双时钟FIFO的使用）
FPGA
22嵌入式块Ram应用之FIFO实验现象:通过在Quartusl软件中调用FifolP核，并进行不同形式的配置，通过仿真来验证其接口时序。
没有价值的生命
·
2023-10-21 15:20
FPGA
FPGA
19 嵌入式RAM之双端口RAM 使用和测试
FPGA
19嵌入式RAM之双端口RAM使用和测试模块名称：dpram()IPCore主要功能：调用内部的资源，实现数据的读/写功能实验目的：了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中
没有价值的生命
·
2023-10-21 15:49
FPGA
【
FPGA
零基础学习之旅#16】嵌入式块RAM-双口ram的使用
欢迎来到
FPGA
专栏~双口ram的使用☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：
FPGA
学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注
小夏与酒
·
2023-10-21 15:14
FPGA学习之旅
fpga开发
学习
RAM
ip核
双口ram
dpram
推荐一款
FPGA
lattice 深力科电子LCMXO3LF-4300C-5BG324C 使得您的控制PLD和桥接设计能够跟上技术发展
推荐一款
FPGA
lattice深力科电子LCMXO3LF-4300C-5BG324C使得您的控制PLD和桥接设计能够跟上技术发展
FPGA
lattice深力科电子LCMXO3LF-4300C-5BG324CMachXO3
Hailey深力科
·
2023-10-21 15:54
FPGA
lattice深力科
LCMXO3LF4300C5B
深力科FPGA可偏程逻辑
控制和桥接FPGA深力科电子
Lattice莱迪思深力科电子
FPGA
lattice深力科电子LCMXO3LF-4300C-5BG256I MachXO3系列 适用于主板的“最先上电/最后断电”解决方案
FPGA
lattice深力科电子LCMXO3LF-4300C-5BG256IMachXO3系列适用于主板的“最先上电/最后断电”解决方案
FPGA
lattice深力科电子LCMXO3LF-4300C-5BG256IMachXO3
Hailey深力科
·
2023-10-21 15:24
FPGA
lattice深力科
LCMXO3LF-4300C
MachXO3系列深力科电子
深力科lattice
FPGA
深力科FPGA可偏程逻辑IC
LCMXO2-1200HC-4TG100I 深力科电子Lattice MachXO2系列 低功耗和高性能
FPGA
可编程逻辑IC
LCMXO2-1200HC-4TG100I深力科电子LatticeMachXO2系列低功耗和高性能
FPGA
可编程逻辑IClattice莱迪斯MachXO2系列超低密度
FPGA
现场可编程门阵列，适用于低成本的复杂系统控制和视频接口设计开发
Hailey深力科
·
2023-10-21 15:23
LCMXO2-1200HC
深力科电子Lattice
FPGA可编程逻辑深力科电子
FPGA
lattice深力科
FPGA
lattice 深力科LCMXO3LF-2100C-5BG324I拥有很强的灵活性和适应性可编程内核的
FPGA
值得期待
FPGA
lattice深力科LCMXO3LF-2100C-5BG324IMachXO3系列拥有很强的灵活性和适应性可编程内核的
FPGA
值得期待，
FPGA
现场可编程逻辑器件,小尺寸，高性能！
Hailey深力科
·
2023-10-21 14:53
FPGA
lattice深力科
深力科电子Lattice系列
FPGA
现场可编程逻辑
LCMXO3LF-2100C
深力科电子MachXO3系列
LCMXO2-1200HC-4TG100C
FPGA
lattice深力科持续优化
FPGA
成本和功耗的可编程逻辑器件
LCMXO2-1200HC-4TG100C
FPGA
lattice深力科持续优化
FPGA
成本和功耗的可编程逻辑器件lattice莱迪斯MachXO2系列超低密度
FPGA
现场可编程门阵列，适用于低成本的复杂系统控制和视频接口设计开发
Hailey深力科
·
2023-10-21 14:53
LCMXO2-1200HC
FPGA
lattice深力科
FPHA可编程逻辑芯片
MachXO2系列深力科
FPGA
万花筒之(十五）:Verilog HDL基础
姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/107084504【嵌牛导读】
FPGA
，
张俸玺20012100022
·
2023-10-21 09:54
【TES600】青翼科技基于XC7K325T与TMS320C6678的通用信号处理平台
板卡概述TES600是一款基于
FPGA
＋DSP协同处理架构的通用高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSPTMS320C6678作为主处理单元，采用1片Xilinx
北京青翼科技
·
2023-10-21 08:08
fpga开发
信号处理
图像处理
生成式人脸修复增强调研
对比近3年，有影响力的人脸修复工程Real-ESRGAN工程地址：https://github.com/xinntao/Real-ESRGAN效果：人脸增强部分，调用的G
FPGA
N.G
FPGA
N工程地址
咆哮的大叔
·
2023-10-21 07:32
GAN系列
计算机视觉
深度学习
CodeFormer和G
FPGA
N的本地部署与效果对比
CodeFormer和G
FPGA
N是两个图片人脸修复的开源程序，两个程序不相伯仲，效果都非常棒，在stablediffusion中这两个插件都有集成进去！
凉亭下
·
2023-10-21 07:59
AIGC
prompt
FPGA
模拟SENSOR，MIPI CSI-2发送图像到RV1126
FPGA
模拟SENSOR，MIPICSI-2发送图像到RV11261：
FPGA
模拟Sensor，使用MIPICSI-2Transmit，发送图像到RV1126。
anhuihbo
·
2023-10-21 04:12
MIPI
fpga开发
mipi
计算机视觉
RV1126
PXIE板卡，4口QSFP+，PCIE GEN3 X8，XILINX
FPGA
XCVU3P设计
PXIE板卡，4口QSFP+，PCIEGEN3X8，基于XILINX
FPGA
XCVU3P设计。
anhuihbo
·
2023-10-21 04:42
FPGA
fpga开发
XCVU3P
DatenLord前沿技术分享 No.31
在本周的前沿技术分享中，我们邀请到了西南交通大学邸志雄副教授和他的学生向瀚章，来为大家分享开源
FPGA
设计工具RapidWright技术。01、演讲题目RapidWrig
达坦科技DatenLord
·
2023-10-21 03:32
前沿
前沿技术
DatenLord前沿技术分享 No.12
1、演讲题目OPAE-Xilinx平台级复用开源项目介绍2、演讲时间2022年12月11日上午10:303、演讲人杨碧波，微软亚洲工程院BrainwaveBeijing项目组经理4、引言
FPGA
以其“快速原型
达坦科技DatenLord
·
2023-10-21 02:31
前沿技术分享
前沿技术分享
DatenLord
达坦科技
fpga
开源项目
FPGA
的音乐彩灯VHDL流水灯LED花样，源码和视频
名称：
FPGA
的音乐彩灯VHDL流水灯LED软件：Quartus语言：VHDL代码功能：（1）设计一彩灯控制电路，按要求控制8路（彩灯由发光二极管代替，受实验箱限制，多路同样控制方法）彩灯的亮灭。
蟹代码丫
·
2023-10-21 02:05
fpga开发
彩灯
流水灯
VHDL
音乐
STM32 接收串口数据并且存储 SD，Python 读取 SD 验证
在我们使用STM32或者
FPGA
采集数据的时候，需要将数据存储到SD卡中，因为数据是按照地址存储的，并且没有文件结构，所以不能直接用电脑的文件管理器读取，下面是一种读取数据的办法0.实验平台正点原子STM32F407ZG
天地神仙
·
2023-10-21 01:10
stm32
python
单片机
stm32
python
FPGA
niosII 视频笔记--小梅
P1(SOPC)SOPC技术介绍IP硬核：外设固定无法修改，增加成本和功耗、依赖具体
FPGA
器件
gzc0319
·
2023-10-21 01:35
FPGA
uCOS
verilog
fpga开发
SOPC
FPGA
学习笔记(3):FIFO
FIFO的学习记录FIFO简介什么是FIFO为什么需要FIFOFIFO的通俗理解FIFO的几个相关的概念写在前面同步FIFO的设计1.实验以及仿真平台2.同步FIFO设计框图存储模块状态模块（Status）读写指针3.FIFO的满空判断第一种方法：引入计数器判断是否空满第二种方法：引入额外的一个Bit判断是否空满4.Verilog代码以及仿真Verilog模块实现测试文件仿真波形异步FIFO设计1
Z980778982
·
2023-10-21 01:04
FPGA
学习笔记
fpga开发
学习
异步fifo的设计(
FPGA
)
本文首先对异步FIFO设计的重点难点进行分析最后给出详细代码一、FIFO简单讲解FIFO的本质是RAM，先进先出重要参数：fifo深度（简单来说就是需要存多少个数据）fifo位宽（每个数据的位宽）FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同同步FIFO用的少，可以作为数据缓存异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情况考虑好fifo深度即可本次要设计一个异步FI
暖暖的时间回忆
·
2023-10-21 01:04
FPGA
FIFO设计16*8，verilog，源码和视频
演示视频：FIFO设计16*8，verilog，数据显示在数码管_Verilog/VHDL资源下载
FPGA
代码资源下载网：hdlcode.com代码下载：FIFO设计16*8，
蟹代码丫
·
2023-10-21 01:32
fpga开发
FIFO
verilog
先进先出
FPGA
的通用FIFO设计verilog，1024*8bit仿真，源码和视频
深度1024，宽度8代码功能：设计一个基于
FPGA
的FIFO存储器,使之能提供以下功能1.存储空间至少1024储器2.存储位宽8bit3.拓展功能:存储器空、满报警演示视频：http://www.h
蟹代码丫
·
2023-10-21 01:59
FIFO
verilog
quartus
FPGA
嵌入式Linux_Petalinux二——
FPGA
学习笔记＜？＞
前置学习：嵌入式Linux_Petalinux一参考资料：正点原子《DFZU2EG_4EVMPSoC之Linux驱动开发指南》关于SecureCRT中如何配置颜色一.Linux基础外设的使用之前使用Petalinux搭建了Linux系统，有了系统就可以在系统上使用相应外设以及运行应用程序。本章我们学习如何通过Linux系统控制开发板上的基础外设，如LED、按键、EEPROM、以太网等。这些外设都可
switch_swq
·
2023-10-21 00:42
FPGA
学习笔记
fpga开发
学习
笔记
Xilinx
FPGA
的专用时钟引脚及时钟资源相关
主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html、XilinxUG471、UG472以及XilinxForum上的一些问答，在此一并表示感谢。---------------------------------------------------------------------------------------
wu_shun_sheng
·
2023-10-20 21:25
FPGA及其开发工具
【关于
FPGA
内部die到pin的延时数据，即pin delay获取方法】
首先，本文只介绍Xilinx的，Alteral的以后。。第一，生成平台Xilinx目前在用的是ISE,和Vivado；二者之间并不是可以互相替代的，或者说这两者不完全是迭代的关系。第二，先介绍常用的–VIVADO这里又有几种方法①不管是windows平台还是linux平台，首先可以使用非工程模式，即TCL模式；******Vivadov2050.1(256-bit)****SWBuild29088
hcoolabc
·
2023-10-20 21:07
FPGA
fpga开发
FPGA
从入门到精通（二十）SignalTapII
之前的工程我们是做仿真，设置激励，观察输出波形去判断代码没有问题，但事实上我们真实的需求是综合后的代码下载到
FPGA
芯片中能够符合预期。
m0_61687959
·
2023-10-20 21:40
fpga开发
上一页
36
37
38
39
40
41
42
43
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他