FPGA信号处理

Linux Shell文本处理

预计更新1:基础知识简介和安装基本命令变量和环境变量2:流程控制条件语句循环语句函数3:文件处理文件读写文件权限和所有权文件搜索和替换4:网络和进程网络通信进程管理信号处理5:文本处理正则表达式文本分析和处理生成报告和日志
Kali与编程～·2024-08-25 19:16

（10）时序收敛专题---＞原则十

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-25 05:18

FPGA硬件扑克牌比赛报名倒计时~！

比赛详细情况在这里：欢迎报名|“向日葵杯”全国教育仿真技术大赛——FPGA硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法！
今天也很爱学习·2024-08-25 04:11

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

基于matlab的深度学习案例及基础知识专栏前言

专栏简介内容涵盖深度学习基础知识、深度学习典型案例、深度学习工程文件、信号处理等相关内容，博客由基于matlab的深度学习案例、matlab基础知识、matlab图像基础知识和matlab信号处理基础知识四部分组成
逼子歌·2024-08-24 23:40

无需联网的离线语音识别ic方案让全屋家电更智能

特性●定制多种国家语音播报功能●低功耗高性价比●‌多种接口和协议支持●‌高度稳定性和可靠性●‌采用数字信号处理技术和人工智能算法●‌拥有完善的软件开发工具和技术支持语音相关参数●高性能32位RISC内核
九芯电子·2024-08-24 05:46

信号发生器——扫描模式（扫频模式）

1.基本工作原理信号发生器的扫描模式通过控制器（通常是数字信号处理器或微处理器）来自动调整输出频率。用户可以预先设置扫描的起始频率、终止频率、扫描速度（或时间）、步进频率等参数。
cxylay·2024-08-24 02:30

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

(135)vivado综合选项---＞(35)Vivado综合策略三五

）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三五（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等
FPGA系统设计指南针·2024-08-22 10:26

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

dsp开发与arm开发有什么区别，应用差别

设计理念和应用领域DSP：主要用于数字信号处理，如音频、视频、通信和图像处理等领域。它具有高性能的浮点运算能力和并行处理能力，适用于对数据进行快速处理和分析。ARM：是一种基于精
闲人怪喵·2024-08-22 04:15

(134)vivado综合选项---＞(34)Vivado综合策略三四

）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三四（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等
FPGA系统设计指南针·2024-08-22 03:42

SciPy：基于 NumPy 的算法库和数学工具包，用于数学、科学和工程领域。

SciPy的目标是为用户提供一个全面的科学计算环境，其中涵盖了常见的线性代数、优化、积分、插值、傅里叶变换、信号处理、统计、图像处理、以及ODE（常微分方程）求解等功能。
Jr_l·2024-08-21 22:39

桥梁模态识别

桥梁模态识别1根据频率响应曲线找极值点，默认极值点所对应的x为一阶竖弯所对应的频率，当一阶竖弯频率改变>10%则说明有问题通过虚部幅值辨识法绘制振型图频响曲线modalfrf在信号处理、电子工程和声学中
闪闪发亮的小星星·2024-08-21 21:00

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

最新ChatGPT支持下的PyTorch机器学习与深度学习

郁磊（副教授）主要从事AI人工智能、大语言模型及软件开发、生理系统建模与仿真、生物医学信号处理，具有丰富的科研经验，主编《MATLAB智能算
zkzhzy·2024-03-19 12:22

`sig_atomic_t` 是C语言中的一个数据类型，它通常用于在信号处理程序中声明变量

例子staticvolatilesig_atomic_tsignal_num;staticvoidSigTerm(intsigno){running=0;signal_num=signo;}intmain(intargc,char*argv[]){signal(SIGTERM,SigTerm);signal(SIGINT,SigTerm);}sig_atomic_t是C语言中的一个数据类型，它通常
sunfanup·2024-03-16 14:51

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

octave 与 matlab

Octave和Matlab都提供了丰富的数学函数库，包括线性代数、信号处理、图像处理等领域
UPUPUPEveryday·2024-02-28 07:47

压缩感知中的稀疏基是什么？

例如，如下参考文献提到：参考基傅里叶基和小波基是用于信号处理和图像处理中的常用数学工具，它们能够帮助我们在不同的基下表示信号，便于对信号的分析、压缩和重建。
superdont·2024-02-27 01:09

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。
black_pigeon·2024-02-20 21:27

突破编程_C++_面试（高级特性（1））

线程是独立调度和分派的基本单位，同一进程中的多条线程将共享该进程中的全部系统资源，如虚拟地址空间，文件描述符和信号处理等等。但同一进程中的不同线程间的
breakthrough_01·2024-02-20 18:29

通俗易懂地理解稀疏性

简单来说，在数学和信号处理领域，一个信号被称为稀疏，指的是它在某个域（例如时间域、频率域或其他变换域）中只有少量的非零元素。示例我们通过两个生活中的例子来理解一下。
superdont·2024-02-20 15:31

【工业智能】VSB Power Line Fault Detection-chapter1

VSBPowerLineFaultDetection-chapter1backgrounddataset数据介绍信号处理方法EDAtrainfeatureengineeringmodeltraintry
凭轩听雨199407·2024-02-20 13:22

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

CEEMDAN(自适应噪声完备集合经验模态分解)+峭度值+能量熵+近似熵+模糊熵+排列熵+多尺度排列熵+样本熵

多尺度排列熵+样本熵对序列信号进行CEEMDAN(自适应噪声完备集合经验模态）分解后计算各分解分量峭度值、能量熵、近似熵、模糊熵、排列熵、多尺度排列熵、样本熵，程序实用性高，适合故障诊断、功率预测等研究方向信号处理
2301_78492934·2024-02-20 11:16

SGMD(辛几何分解)+峭度值+能量熵+近似熵+模糊熵+排列熵+多尺度排列熵+样本熵

对序列信号进行SGMD(辛几何分解)分解后计算各分解分量峭度值、能量熵、近似熵、模糊熵、排列熵、多尺度排列熵、样本熵，程序实用性高，适合故障诊断、功率预测等研究方向信号处理。
2301_78492934·2024-02-20 11:16

星宸科技SSC369G 双4K高性价比AI IPC方案

SOC内置集成一个64位的四核RISC处理器，先进的图像信号处理器（ISP），高性能的H.265/H.264/MJPEG视频编解码器，双核智能处理单元（IPU），四核数字信号l处理器（DSP）以及高速I
芯智雲城·2024-02-20 09:18
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他