QuartusII

matlab 2016读取mif文件

生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软
大牛攻城狮·2023-08-17 04:25

Verilog代码与VScode编辑器联合检测语法

Verilog的插件：•在vscode的Extension中搜索Verilog，安装如下图所示的插件；2.Modelsim语法检查器集成Modelsim的安装破解本文不再赘述，可选的Modelsim有与QuartusII
shabby爱学习·2023-08-10 08:48

在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧

在QUARTUSII环境下有很好用的SIGALTAPII，在VIVADO下实现内部信号抓取可以使用所谓的DEBUG，其实就是设置DEBUG后，项目使用XDC命令自动加入了逻辑分析仪，我们这里讲讲的是主动实例化加入
mcupro·2023-08-04 16:09

Verilog语法中parameter与localparam

Verilog语法中parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的QuartusII入门指南.使用Verilog设计的
橙黄橘绿时、·2023-08-01 01:47

Quartus-II 三种方式进行D触发器仿真

2.3使用版本2.4安装教程三、D触发器3.1结构3.2工作原理3.3功能表四、D触发器原理图并仿真五、调用D触发器仿真六、verilog实现D触发器七、总结八、参考一、Quartus-II1.1介绍QuartusII
伊始不觉·2023-07-19 16:12

quartus 时序约束之时钟约束基本步骤

约束步骤：1.在quartusii软件中点击tools–timequesttiminganalyzer；2.在timequesttiminganalyzer种点击netlist–createtimingnetlist
会飞的珠珠侠·2023-07-18 02:22

8位16进制频率计设计实验--VHDL

一、实验目的（1）学习并掌握QuartusII的使用方法（2）学习简单时序电路的设计和硬件测试。
易安寄云·2023-07-17 16:01

2021-03-03

Quartusii分配引脚的三种方式在Altera公司提供的Quartusii软件里，我们可以发现三种分配管脚的方式。1.使用tcl脚本的方法(1)生成tcl文件。
国际合作的后果·2023-07-15 23:00

【NiosII学习】第七篇、自定义PWM的IP核

目录第一部分、关于PWM的IP核的储备知识1、什么是IP核2、为什么要自己写IP核3、PWM_IP核的写法第二部分、新建QuartusII工程1、注意第三部分、添加自己的IP核1、添加自己IP核的详细步骤第四部分
大屁桃·2023-06-21 16:38

【NiosII学习】第一篇、如何烧录NiosII工程

目录第一部分、FPGA型号不一样第二部分、复制别人的NiosII工程1、详细步骤第三部分、打开QuartusII的工程1、打开QuartusII的工程的步骤2、在Quartus中打开Eclipse软件步骤第四部分
大屁桃·2023-06-21 16:08

【NiosII学习】第五篇、TIMER定时器中断

目录第一部分、关于Timer定时器的储备知识1、内部寄存器的个数2、你要会的寄存器的使用方法第二部分、新建QuartusII工程1、注意第三部分、修改别人软核1、添加定时器IP核详细步骤2、添加控制LED
大屁桃·2023-06-21 16:08

【NiosII学习】第八篇、在NiosII上面运行uCOSII操作系统

2、留坑第二部分、新建QuartusII工程第三部分、修改别人的软核1、注意第五部分、新建uCOSII工程第六部分、总结1、视频演示2、我的问题3、完整资料第一部分、uCOSII操作系统简介1、什么是uCOSII
大屁桃·2023-06-21 16:08

【NiosII学习】第四篇、USART串口收发

目录第一部分、新建QuartusII工程1、注意第二部分、修改别人软核1、添加UART核的详细步骤第三部分、编写Quartus中的verilog代码1、详细步骤2、verilog代码：第四部分、编写Ecplise
大屁桃·2023-06-21 16:38

【FPGA】QuartusII13.0全编译Error (119013): Current license file does not support the EP4CE10F17C8 device

QuartulsII全编译时，出现如下错误网上很多人说找到32位的exe可以编译成功，但是凭啥64位的就不行了？而且我32位的也不行这种情况就是没破解好，但LicenceSetup显示已经破解好了：检查发现自己的破解器是32位的，如果不注意的话当作64位破解器来破解64位exe，表面上也是破解成功的，编译时也不提示没有Licence，而是提示上面那个错误，但其实是在64位exe中用了32位的Lis
外来务工人员徐某·2023-06-21 10:58

【FPGA】QuartusII13.0实现组合逻辑 3/8 译码器

3/8译码器一般用于资源扩展，如驱动led阵列时，即使是FPGA，IO资源也明显不足，借此可以扩展出更多的IO口，通过实现3/8译码器，记录一下FPGA开发的基本步骤1.代码编写moduledecoder3_8(inputwirein1,//输入信号in1inputwirein2,//输入信号in2inputwirein3,//输入信号in3outputreg[7:0]out//输出信号out);
外来务工人员徐某·2023-06-21 10:58

Quartus II 入门案例(VHDL)

前言本文介绍QuartusII的使用方法，通过VHDL硬件描述语言编程来实现简单的电路功能。
门牙会稍息·2023-06-20 01:57

Quartus II简单仿真及no simulation input file错误解决方法

前言本文主要介绍了QuartusII9.1web免安装版的一个入门使用案例和常见问题的解决方法。
门牙会稍息·2023-06-20 01:27

fpga can控制器Verilog altera、xilinx工程

代码均在电路板验证，本店有对应开发板出售（单独购买）2.can控制器Verilog说明书3.quartusii13.0：安装包及破解(ISE14.7如
「已注销」·2023-06-19 05:56

QuartusII（15.0）与Altera-Modelsim联调仿真

FPGA仿真有很多，如simulink、moselsim等。本文介绍如何使用quartus与altera-modelsim联调进行仿真。第一步：你的VHDL文件正确编译，没有error（警告可忽略）。第二步：生成TestBench模板文件，并设置信号激励。TestBench文件是你的信号激励设置文件。具体方法：点击“processing/start/starttestbenchtemplatewr
有勇有谋·2023-06-18 05:45

计算机组成原理偶校验编码设计,计算机组成原理校验码生成电路的设计.doc

课程设计教学院计算机学院课程名称计算机组成原理课程设计题目校验码生成电路的设计专业计算机科学与技术班级计科一班姓名陈建辉同组人员周海涛石义沣明廷柱指导教师杨斐2013年1月11日目录一概述21.课程设计的目的22.课程设计的要求2二总体方案设计31.设计原理32.整体设计思路43.EDA技术及QUARTUSII
仲树·2023-06-15 21:20

数字系统设计VHDL实验：洗衣机控制器的设计（简易版）

前言学校布置的数字系统设计大作业，要求完成VHDL核心代码的设计，采用quartusII进行相关仿真并且在开发板上实现。
墨痕白羽·2023-06-15 17:44

国产FPGA：替代ATLERAEP4CE10E22的AG10KL144

背景AG10K用于PINTOPIN替代ATLERAEP4CE10E22、EP3C10E144的FPGA，其资源介绍如下：引脚对应如下：一般QuartusII开发方式新建工程FPGA使用QuartusII
江安吴彦祖·2023-06-14 08:45

【嵌入式系统应用开发】FPGA——VGA显示基础实验

1.2VGA的硬件电路介绍1.3VGA显示原理1.4VGA通信协议2VGA显示字符2.1实验准备2.2代码实现3VGA显示彩色条纹4VGA显示彩色图片4.1实验准备4.2总结前言文章使用的工具及板子类型工具：QuartusII13.1
日常脱发的小迈·2023-06-11 11:40

Vivado下有限状态机的实现

1011状态机的实现文章QuartusII下设计一个用于识别2进制序列“1011”的状态机是在QuartusII软件中设计的一个识别2进制序列“1011”的状态机，这里在Vivado中
西岸贤·2023-06-10 15:27

关于Quartus II 13.0破解失败问题

fpga环境配置问题问题描述：安装quartusII13.0时，使用破解器生成licence.dat文件时，提示了大致如下内容：提示框的标题是sys_cpt.dll。显示问题：该文件正在使用。。。。
我飘向北方·2023-06-09 11:25

【verilog】含异步清零和同步使能的加/减法计数器

3、进一步熟悉QUARTUSII软件的使用方法和verilog输入方式实验原理与内容实验原理二进制计数器中应用最多、功能最全的计数器之一，是含异步清零和同步使能的具有并行载入功能的加/减法计数器。
芋泥*·2023-04-10 18:53

linux下quartus ii 安装心酸之路，解决modelsim-altera无法进行RTL仿真的问题

这是我第一次认真的记录一下我安装的quartusii的心酸的过程，现在我只把我不断尝试最终成功的经历记录如下：一开始先下载安装包：我下载的是官网的prime版本，https://download.altera.com
JoYER_cc·2023-04-08 05:10

FPGA学习笔记 1 -- Quartus软件的使用

软件的使用一、FPGA开发流程二、QuartusII13.1软件1.新建工程2.添加设计文件3.分析与综合4.分配引脚5.编译工程6.下载一、FPGA开发流程打开软件→新建工程→设计输入（verilog
饼里个饼·2023-04-08 04:41

FPGA设计显示电压值

本次设计在QuartusII环境下进行，以VerilogHDL语言实现分频、模数转换、数码管显示、led灯蜂鸣器声光报警等系统所需模块。利用层次化、模块化的开发的方法完成设计，并进行波形仿真。
Circ.·2023-04-04 12:54

SM3哈希算法的FPGA实现 I

二、SM3哈希算法的具体内容1、填充2、迭代与压缩3、计算拼凑值三、参考文档语言：verilog仿真工具：ModelsimEDA工具：quartusII一、什么是SM3哈希算法？
吾尹先森·2023-04-03 21:54

FPGA实现基于SPI协议的Flash驱动控制（全擦除、页擦除、读数据、页写、连续写—地址写）

在QuartusII13.0软件开发平台上编译、仿真后下载到FPGA芯片上，进行在线编程调试，实现了SP
Joney Feng·2023-04-02 12:19

Quartus-II软件和Modsim仿真软件的安装

目录一、QuartusII13.1的安装及使用1、QuartusII的下载2、QuartusII的安装3、下载对应版本的device4、QuartusII的注册二、ModelsimSE版本的安装及使用方法
春风浅作序·2023-03-23 19:45

Quartus II与Modelsim软件安装教程

QuartusII与Modelsim软件安装教程一、QuartusII软件安装1、QuartusII安装2、器件安装3、Quartus破解4、USBBlaster驱动安装二、Modelsim软件安装1、
踏浪~·2023-03-23 19:39

Quartus Prime官方下载方法

edition=pro2.点击左边的“设计软件”选择设计软件，即可看到QuartusII、IntelFPGAIP库、ModelSim、NiosIIEDS等。
CWNULT·2023-03-12 15:50

FPGA基础自学流程

目录一、QuartusII与Modelsim软件安装与破解二、完成基础电路仿真1、组合逻辑电路（1）、基本的与或非门电路仿真与基本的加减乘除仿真（2）、半加器和全加器（3）、编码器和译码器（5）、数据选择器
話缘羽弈·2023-03-11 07:42

IP核学习笔记

IP核在QuartusII内的调用如何在QuartusII内的调用IP核？IP核：PLLPLL的基本工作原理倍频分频PPL锁相环IP核的设置设置界面：第一板块设置界面：第二板块前言什么是IP核？
話缘羽弈·2023-03-11 07:42

VSCODE联合ModelSim语法检错

Verilog的插件：在vscode的Extension中搜索Verilog，安装如下图所示的插件；二、ModelSim语法检查器检查Modelsim的安装破解本文不再赘述，可选的Modelsim有与QuartusII
英特尔FPGA中国创新中心·2023-02-03 10:25

图文解说Quartus II使用入门

本文以31以内的奇数倍分频为例总结一下QuartusII建立工程、编译、仿真的详细过程。建立工程。
萌萌哒程序猴·2023-01-27 18:13

【OV7670】基于FPGA的OV7670摄像头介绍和使用

1.软件版本quartusii12.12.本算法理论知识OV7670摄像头模块带384KbFIFO数字摄像头手动变焦OV7670总共有656*488个像素，其中640*480个有效（即有效像素为30W）
fpga和matlab·2023-01-24 15:01

数字集成电路及其版图设计：带有预置数功能的8位二进制加减计数器设计及版图实现

数字集成电路及其版图设计带有预置数功能的8位二进制加减计数器设计及版图实现一、目的：1、熟悉数字集成电路设计的基本流程；2、熟悉虚拟机的安装及使用方法；3、熟悉Linux系统及vi编辑器的操作；4、熟悉QuartusII
Clear Aurora·2023-01-04 21:39

hnu 数字电路 实验3.1 ALU

三、实验方法使用QuartusII软件完成VHDL程序。四、实验步骤和实验过程1.用VHDL语言设计模型机的
灭绝星辰·2022-12-26 18:14

【车道识别】基于WOA-SVM算法的道路标志检测与识别算法的研究，通过MATLAB/FPGA实现

1.软件版本MATLAB2017b，Quartusii12.12.本算法理论知识安装在车辆上的摄像机实际采集得到的图像，其往往存在噪声干扰，因此在进行道路标志检测之前，首先需要对图像进行预处理，消除图像中所存在的干扰
fpga和matlab·2022-12-25 11:12

数电实验一——组合逻辑电路

（4）熟悉QuartusII软件或Vivado软件的使用，基于原理图进行组合逻辑电路的设计、仿真等。实验原理数据选择器也称多路开关，通过改变地址
桶的奇妙冒险·2022-12-18 14:42

Verilog 实现256点 基2FFT算法（频率抽取）

本代码不依托于硬件平台，可只使用modelsim进行仿真，无需使用Vivado或QuartusII。代码框架256点FFT示意图过于复杂，此处以8点FFT基2频率抽取分解示意图为例进行说明。
1432825237·2022-12-17 21:18

基于FPGA的直方图均衡算法verilog源码

项目介绍硬件平台:无软件平台：Quartusii18.1+Modelsim-Altera功能定义实现直方图均衡化算法详细要求分辨率最大支持640*480，且分辨率可设置；输入和输出位宽为8bits（灰度图
小马哥FPGA·2022-12-16 21:34

Quartus II 13.0无modelsim进行仿真(用自带仿真器)

接下来我用QuartusII13.0进行一次简单的仿真：1、新建文件夹test作为工程目录2、打开Quartus，选择file->newprojectwizardpage2of5跳过，我的板子型号如下，
学习就van事了·2022-12-16 21:02

基于FPGA的串口传图SRAM缓存VGA显示

开发板：DE2型号：EP2C35F672C6开发工具：QuartusII13.0+Modelsim10.5SE全局时钟:50MVGA时钟：25MSRAM大小：256k*16bit，总共512kb目前还不会用
学习就van事了·2022-12-16 21:02

基于FPGA的DCT/小波变换的verilog实现，modeslim仿真，quartusii硬件下载

1.问题描述：基于FPGA的DCT/小波变换的verilog实现，modeslim仿真，quartusii硬件下载小波变换为整数97变换DCT为二维图像压缩解压缩2.部分程序：`timescale1ns
fpga和matlab·2022-12-14 06:35

【FPGA+FFT】基于FPGA的FFT频率计设计与实现

1.软件版本Quartusii12.12.本算法fpga实现过程这里，我们的FFT2048模块，其基本结构如下所示：仿真效果如下所示：i_rst复位信号1的时候复位，0的时候工作i_clk系统时钟时钟，
fpga和matlab·2022-12-13 07:36

ar编码matlab仿真_数字调制解调技术的MATLAB与FPGA实现

Xilinx/VHDL版的设计平台为ISE14.7/VHDL，配套开发板为CXD301；Altera/Verilog版的设计平台为QuartusII13.1/VerilogHDL，配套开发板为CRD500
weixin_39747755·2022-12-11 18:31
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他