VHDL

实验四 计数器

五、实验步骤与实验结果1、用VerilogVHDL设计D触发器。
简单点了·2023-06-07 08:36

【SpinalHDL快速入门】5.3、SpinalHDL组织结构之function

文章目录1.1、简介1.2、RGBtogray1.3、ValidReadyPayload总线1.1、简介使用Scalafunction生成硬件的方式与VHDL/Verilog有很大不同：您可以在其中实例化寄存器
ReCclay·2023-06-07 05:55

Synopsys工具简介

是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查，加速SoC的设计流程。
wjx5210·2023-06-07 00:05

HNU 电子电路 模型机综合设计

不过好在可以借鉴往届学长学姐们的cpu，再将vhdl转成Verilog。这东西要独立完成还是相当困难的，毕竟可能所有元件都没问题，但组装起来就是会报错，你也不知道错哪。
芜湖韩金轮·2023-04-20 05:45

Modsim 使用过程中出现的一些问题

MODSIM写verilog首先要创建名为work的library,然后添加project,注意是verilog，因为modsim默认的是vhdl，后面创建文件时也是要注意的。
莫把相思寄巫山·2023-04-18 16:52

Verilog和VHDL的混合使用

有时，同一个设计中即需要使用Verilog语言，又需要使用VHDL语言。由于一些原因，一个设计团队可能在做下一个项目时切换到使用另一种语言，但是会复用现有的一些功能模块。
FPGA技术联盟·2023-04-18 01:10

用FPGA收发器(SERDES)编解码HDMI

本文介绍了如何采用FPGA的SERDES及VHDL模块，建立在不同HDMI分辨率（480p、720p、1080p、1080i）之间自动切换的HDMI编解码器。
炫视科技·2023-04-16 15:32

xilinx FPGA FIFO IP核的使用（VHDL&ISE）

1.新建工程和ip核文件下图显示了一个典型的写操作。拉高WR_EN，导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满，所以WR_ACK输出1，确认成功的写入操作。当只有一个附加的单词可以写入FIFO时，FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后，一个附加的写入将导致FIFO拉高FULL。当FULL拉高之后发生写入时，WR_ACK就会为0表示溢出。一旦
坚持每天写程序·2023-04-12 20:29

VHDL经验贴（长期更新）

vhdl状态机逻辑正确，但就是进不去？找了很久原因，结果是状态机名称没对上，但因为也定义了，就没有报错，代码要检查仔细啊，家人们！
坚持每天写程序·2023-04-12 20:58

xilinx FPGA DDR3 IP核（VHDL&VIVADO）（用户接口）

本篇只讲用户接口不讲AIX4接口关于ddr3的介绍网上有很多，用通俗一点的语言来形容，就是fpga开发板里面的大容量存储单元，因为平时可能就直接用rom或者fifo就好了，但是资源是有限的，就可以用ddr来代替。其实ddr3跟ram很相似，就是有读写地址，然后可以读写相应的数据。然后最大的区别就是ddr3的ip核是分物理层和用户侧的，我们只需要应用用户侧的的引脚就好。下图是用户接口的示意图：正在上
坚持每天写程序·2023-04-12 20:21

VHDL语言的数据类型

如前面的笔记所述，在VHDL语言中信号、变量、常数都要指定数据类型。为此，VHDL提供了多种标准的数据类型。另外，为使用户设计方便，还可以由用户自定义数据类型。
改的笔记·2023-04-10 17:28

VHDL的运算操作符

在VHDL语言中共有4类操作符，可以分别进行逻辑运算（logical）、关系运算（relational）、算术运算（Arithmetic）和并置运算（Concatenation）。
改的笔记·2023-04-10 17:28

VHDL语言的基本单元（实体和结构体）

VHDL语言设计的基本单元就是VHDL语言的一个基本设计实体（Entity）。一个实体，简单的可以是一个与门，复杂点的可以是一个微处理器或一个系统。
改的笔记·2023-04-10 17:58

如何学习FPGA

details/90643220原文：https://blog.csdn.net/k331922164/article/details/44626989一、入门首先要掌握HDL（HDL=verilog+VHDL
one_u_h·2023-04-09 13:36

基于VHDL语言的数字电子钟设计

这是在2021年10月底完成的一次VHDL课程设计，全程自己设计组装完成，现作为记录存档发布，大家也可以借鉴本文来完成自己的课程设计。
Mount256·2023-04-09 00:53

数字IC设计流程

基于standcell的简单ASIC设计流程如下算法模型（C/C++/Matlab）RTLHDL（VHDL/Verilog）RTL——RegisterTransferLevel（寄存器传输级）不关心寄存器和组合逻辑的细节
MrAlexLee·2023-04-08 07:20

吃透Chisel语言.01.大家Verilog和VHDL用得好好的，为什么要整个Chisel语言出来？

大家Verilog和VHDL用得好好的，为什么要整个Chisel语言出来？？？说到数字芯片或微处理器的设计实现，你首先想到的语言是什么？
计算机体系结构-3rr0r·2023-04-07 11:10

如何学习FPGA

目录一、入门首先要掌握HDL（HDL=verilog+VHDL）。二、独立完成中小规模的数字电路设计。三、掌握设计方法和设计原则。四、学会提高开发效率。五、增强理论基础。六、学会使用MATLAB仿真。
江鸟的坚持·2023-04-05 11:38

FPGA实现CSI-2 解码MIPI视频 2line 720P分辨率 OV5647采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:43

FPGA解码4K分辨率4line MIPI视频 OV13850采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:13

FPGA解码2.7K分辨率4line MIPI视频 OV4689采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:13

FPGA纯vhdl实现MIPI CSI2 RX 4K视频解码输出，OV13850采集，提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:42

FPGA解码4line MIPI视频 IMX291/IMX290摄像头采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、我已有的MIPI解码方案4、纯Vhdl代码解码MIPI5、vivado工程介绍6、上板调试验证7、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂
9527华安·2023-04-04 05:20

FPGA用2-4译码器元件实现4-16译码器

原理图如上知道原理图代码也就ok了需要两个vhdl文件一个是main文件也就是主输入输出另一个是元件vhdl实现部分输入输出在这里指2-4译码器由于之前写的奇偶判别器没有改实体名这点可以忽略主程序如下entityjiouisport
牛郎恋刘娘，刘娘念牛郎·2023-03-31 05:42

xilinx FPGA usb模块的使用（VHDL）

200t的开发板，其中自带一个usb2.0模块，然后根据他的基于slavefifo的fpga数据回环实验改编，主要是小梅哥的例程是基于verilog的，以及是自己编写的一个fifo模块，然后我改成了基于vhdl
坚持每天写程序·2023-03-30 20:30

AUDIO PROCESSING ON DE1 VHDL设计+报告

FPGA结构，基于VHDL的数字设计，以及FPGA平台的工业标准设计工具。熟悉并提高基于FPGA的设计流程：12345。此外，你将学习和研究I2c协议和fir的数字实现。
QQ_778132974·2023-03-29 16:17

FPGA打砖块游戏设计（有上板照片）VHDL

这是一款经典打砖块游戏，我们的努力让它更精致更好玩，我们将它取名为打砖块游戏（Flyball），以下是该系统的一些基本功能：画面简约而经典，色彩绚丽而活泼，动画流畅玩家顺序挑战3个不同难度的级别，趣味十足计分功能，卡通字母数字4条生命值，由生命条显示游戏结束画面，缓缓浮起与缤纷刷色的特效四键操作，可复位，可暂停，高灵敏96块砖拼出可爱的“囧”字，方便更改碰挡板非镜面反射初始启动，
QQ_778132974·2023-03-29 16:46

基于FPGA的电梯控制器设计（任意楼层）

编程语言verilog/VHDL系统功能架构框图：状态机流程图：代码的顶层模块：//定义变量inputclk_in;inputreset;<
QQ_778132974·2023-03-29 16:16

FPGA基础知识极简教程（9）七段数码管显示的Verilog简单设计

在VHDL和Verilog中可以轻松完成将二进制文件转换为兼容七段显示器的代码。有许多应用程序可能需要使用一个或多个八段显示器，例如：闹钟秒表按钮
Reborn_Lee·2023-03-26 23:01

Xilinx ISE系列教程（6）：ModelSim联合仿真

XilinxISE开发环境集成有iSim仿真工具，我们通常使用另一款专业的仿真工具——ModelSim，它支持Windows和Linux系统，支持Verilog和VHDL混合仿真，编译、仿真速度业界最快
whik1194·2023-03-23 20:23

新产品

GenomeproteomeefficientsynthesizableVHDLVerilogLinkforModelSimcosimulationbidirectionalModelTechnolgy'sModelSimlinearization
qpc411074777·2023-03-23 20:27

FPGA开发和IC开发如何选

最近看好多人在纠结做FPGA开发和是IC开发，个人根据了解总结了一下FPGA开发和IC开发在工作上的相同点和不同点：1、相同点：1）都要编写代码开发设计说明；2）使用verilog（现在VHDL应该很少了
FPGA自学笔记分享·2023-03-23 18:15

数字IC前端设计怎么学？薪资前景好吗？

数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
IC修真院·2023-03-23 18:43

HDL逻辑推断

高层次描述语言（HDL）如VHDL和Verilog是综合的前端。HDL设计允许用工艺无关的方式来表示。然而，不是所有的HDL结构都能被综合，不仅如此，也不是所有的HDL代码都能综合成想要的结果。
我喜欢唱跳rap打篮球·2023-03-21 11:25

基于vivado（语言Verilog）的FPGA学习（1）——了解viviado面板和编译过程

（虽然当时还用的阿特尔（现被英特尔收购）的quartusⅡ工具，用的还是简单的VHDL和大
小草莓爸爸·2023-03-17 16:15

verilog语言实现四位比较器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-03-16 14:08

VHDL VGA 时钟处理 转盘形式 源代码

此代码适用于黑金开发板，其他的自行尝试吧libraryieee;useieee.std_logic_1164.all;entityvga_displayisport(rst_n:instd_logic;clk:instd_logic;right_a:instd_logic;left_a:instd_logic;up_a:instd_logic;down_a:instd_logic;xpos:ini
han23762376·2023-03-14 13:21

verlilog语言实现四路数据选择器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-03-14 02:11

VCS仿真VHDL VERILOG混合脚本

IC小白有感于第一次参与的流片工程，总结了一下参与过程中的Makefile配置，以及一些环境配置，希望能够帮助到大家；首先VCS要进行VHDL和VERILOG的混合仿真，在进行仿真VHDL时要配置synopsys_sim.setup
Brad.Ji·2023-03-11 19:07

FPGA的学习历程-入门篇

FPGA的学习主要分为以下几个方面：1、编程语言目前主流的编程语言主要是Verilog和VHDL，Verilog语法风格更像C语言，VHDL语法更为简单一点，相比较而言，Verilog属于RTL（寄存器传输语言
米小杰DIY·2023-02-05 08:05

Quartus 18.1 安装教程及 HLS 开发流程步骤

1.2HLS与VHDL/Verilog有什么关系?
上班摸不了鱼·2023-02-02 13:59

FPGA是什么？

FPGA背景简介以硬件描述语言（Verilog或VHDL（超高速硬件描述语言））所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。
无名之辈W·2023-02-02 10:22

LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解

2、其中，中间层驱动和上位机PC端一般都可以使用C语言或者LabVIEW进行开发，但是下位机FPGA里面的PCIe代码一般会采用VHDL或者Verilog进行编写，难度比较大，尤其是涉及到PC
神电测控·2023-01-31 16:00

在ADS中使用Verilog-A模型

Verilog-A被设计用来对Spectre电路仿真器（SpectreCircuitSimulator）的行为级描述进行标准化，以实现与VHDL（另一个IEEE标准支持的硬
Mark_alpha·2023-01-30 13:17

Verilog HDL基础语法

与VHDL比较|verilogHDL|VHDL||语言自由、易学易用|语法严谨、较难上手||适合算法级、门级设计|适合系统级设计||代码简洁|代码冗长||发展较快|发展缓慢|基础语言学习1】逻辑值0：
挖矿大亨·2023-01-29 07:46

Verilog：基础语法（上）

Verilog继承了C语言的多种操作符和结构，与另一种硬件描述语言VHDL相比，语法不是很严格，代码更加简洁，更容易上手。Verilog不仅定义了语法，还对语法结构都定义了清晰的仿真语义。
JackHCC·2023-01-27 15:05

Altera DE2 Board Resources for Students

clickDE2imageabovetoviewlargerimageHowtopurchaseaDE2boardNewDE1infoishereNewCameraandLCDinfoishereDE2DesignExamplesDE2Clockisaclock/timerthatusestheDE2'sLCDtodisplaythecurrenttime.AVHDL-basedstatemach
xianfengdesign·2023-01-18 07:01

硬件描述语言VHDL之顺序语句基本使用介绍

硬件描述语言VHDL之顺序语句1.顺序赋值语句1.1变量赋值语句1.1.1基本说明1.1.2使用举例1.2信号赋值语句1.2.1简单说明1.2.2使用举例1.3常量赋值语句1.3.1简单说明1.3.2使用举例
苡荏·2023-01-14 17:19

欢迎加入达坦科技硬件设计学习社区

相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合HLS，这些新一代HDL支持RTL级描述能力，在芯片性能的把控方面远超HSL。
·2023-01-13 19:17

多摩川绝对值编码器CPLD FPGA通信源码（VHDL格式+协议+说明书）

多摩川绝对值编码器CPLDFPGA通信源码（VHDL格式+协议+说明书）用于伺服行业开发者开发编码器接口，对于使用FPGA开发电流环的人员具有参考价值。
「已注销」·2023-01-13 16:22
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他