VHDL

python写出租车计费系统_用VHDL设计出租车计费系统

0引言出租车计价系统较多的是利用单片机进行控制，但较易被私自改装，且故障率相对较高，且不易升级;而FPGA具有高密度、可编程及有强大的软件支持等特点，所以设计的产品具有功能强、可靠性高、易于修改等特点。本文正是基于FPGA，设计了一种出租车的计费系统，它可以直观地显示出租车行驶的里程和乘客应付的费用。1系统功能设计所设计的计价器的计费标准为：车在行驶3km以内，只收起步价9.0元;车行驶超过3km
weixin_39776991·2023-09-24 05:27

4位密码锁可修改密码及错误报警VHDL

名称：4位密码锁可修改密码及错误报警（代码在文末付费下载）软件：Quartus语言：VHDL要求：按键包括，0~9，确认，重置，修改,密码4位要能设定密码，重置密码，如果密码输入正确会亮绿灯，连续三次输入错误会报警代码下载
蟹代码丫·2023-09-24 05:54

出租车计价器计费器Quartus

名称：出租车计价器计费器（代码在文末付费下载）软件：Quartus语言：VHDL+Verilog的2套工程代码均有FPGA代码资源网：hdlcode.com代码下载地址：出租车计价器计费器_Verilog
蟹代码丫·2023-09-24 05:53

基于FPGA的16QAM调制verilog代码

名称：FPGA的16QAM调制verilog软件：Quartus语言：Verilog要求：使用FPGA实现16QAM的调制，并进行仿真代码下载：FPGA的16QAM调制verilog_Verilog/VHDL
蟹代码丫·2023-09-24 05:53

quartus十字路口交通灯红绿灯Verilog（红绿灯时间可调）

本代码红绿灯时间可通过修改代码参数任意设置代码下载链接及演示视频：十字路口交通灯红绿灯（红绿灯时间可调）_Verilog/VHDL资源下载设计文档(文档点击可下载)：交通灯设计.doc
蟹代码丫·2023-09-24 05:23

quartus路口交通信号灯控制器红绿灯倒计时交通灯verilog

名称：十字路口交通信号灯控制器红绿灯（倒计时）软件：Quartus语言：Verilog代码下载链接：路口交通信号灯控制器红绿灯交通灯verilog_Verilog/VHDL资源下载要求：信号灯控制器设计
蟹代码丫·2023-09-24 05:23

通用交通灯带倒计时quartus红绿灯时间可调

代码下载地址：hdlcode.com通用交通灯带倒计时quartus红绿灯时间可调_Verilog/VHDL资源下载顶层模块代码：module Traffi
蟹代码丫·2023-09-24 05:23

基于FPGA的波形发生器设计

软件：ISE语言：VHDL功能：1.掌握DAC0832器件的工作原理2.学会利用可编程器件设计DA转换器的接口控制电路3.利用DAC0832实现周期、幅值可调的方波信号或者锯齿波信号，幅值调节递减按键控制
蟹代码丫·2023-09-24 05:53

基于Nexys3开发板的超声波测距及串口通信verilog

：超声波测距串口发送结果软件：ISE语言：Verilog要求：使用超声波测距，并通过串口显示测量结果已使用开发板验证：Nexys3开发板代码下载地址：超声波测距串口通信verilog_Verilog/VHDL
蟹代码丫·2023-09-24 05:53

Verilog和VHDL出租车计价器电路设计——嵌入式

Verilog和VHDL出租车计价器电路设计——嵌入式引言：在当今的城市生活中，出租车是一种常见的交通工具。为了更好地管理和控制出租车的运营成本，计价器电路是其中重要的一部分。
代码创造·2023-09-24 05:52

VHDL设计出租车计价器

下面是本设计功能，功能可以增添修改。代码有详细注释。本工程创建于vivado下下面是工程截图：适用于quartusII、vivado、ISE等环境。---文件名：texi_all.vhd---功能：出租车计价器---说明：三公里以内10元，以后每增加一公里加1.6元，2分钟以后每停一分钟加1.5元。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD
QQ_778132974·2023-09-24 05:52

FPGA的出租车计费器VHDL计价器

名称：出租车计费器/计价器软件：Quartus语言：VHDL要求：1.起步费为5元,大于1公里或超过2分钟后按里程计费，每公里3元，停车等待时每20s收费1元2.可以通过设置起步价和每公里单价3.可以控制开始和结束
蟹代码丫·2023-09-24 05:20

xilinx 用户自定义ip 多语言封装

87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup%E5%90%8C%E6%97%B6%E4%BD%BF%E7%94%A8verilogsource%E5%92%8Cvhdlsource
黄埔数据分析·2023-09-23 19:01

基于CPLD的VHDL代码学习、解析

前人种树，后人乘凉；创造不易，请勿迁移~daisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主daisy.skye擅长嵌入式,Qt,Linux,等方面的知识https://blog.csdn.net/qq_40715266?type=blog版权声明：本文为CSDN博主「daisy.skye」的原创文章，遵循CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。————
daisy.skye·2023-09-21 15:11

VHDL菜鸟入门到精通之激励文件编写

目录一、概览二、激励文件结构三、样例3.1组合逻辑3.2时序逻辑四、常用编写4.1时钟信号4.2延时4.3循环4.4进程一、概览二、激励文件结构VHDL激励文件结构和设计文件较为类似，下面以3-8译码器的激励文件对结构进行说明
知识充实人生·2023-09-21 06:49

湖南科技大学EDA作业

3．所有作业需完成VHDL核心代码的设计，并采用QuartusII进行相关仿真并且平台实现，否则全组不合格。4．要求在4月30日前完成全部内容。每组同学于5月10日前提交一份电子版设计报告（含源代码、
梦泪焱彡·2023-09-21 03:44

VHDL语法相关

一、实体、结构体以下内容对应《VHDL入门.解惑.经典实例.经验总结》第二章。实体（entity）定义输入输出接口，结构体（architecture）描述内部功能。
rotk2015·2023-09-18 05:51

密码学A5算法VHDL设计及仿真验证

A5算法是一种用于GSM（GlobalSystemforMobileCommunications）移动通信标准的加密算法。它是一种对称密钥算法，使用一个64位密钥和一个22位帧号作为输入，生成一个228位的伪随机序列，该序列被用于加密语音和数据通信。A5算法由三个线性反馈移位寄存器（LFSR）组成，每个寄存器都有一个不同的多项式用于控制移位。这些寄存器的输出被异或在一起，形成伪随机序列。该序列的长
QQ_778132974·2023-09-17 07:56

VHDL直流电机模糊控制器的设计与实现

在直流电机控制策略方面，属于智能控制理论的模糊控制其突出优点在于它不依赖于被控对象的模型，因此本设计尝试将模糊控制理论应用于直流电机转速控制，并将模糊控制器实现于FPGA（FieldProgrammableGateArray）芯片上。在实现方法上本设计采用模糊查表控制法实现模糊控制器的设计，辅以设计系统相关的反馈信号处理、误差及误差变化率信号生成模块和PWM驱动模块。设计中各模块均采用硬件描述语言
QQ_778132974·2023-09-17 07:26

vivado IP核RAM ROM使用及测试仿真

vivadoIP核RAMROM使用及测试仿真，完整工程代码，VHDLorverilog调用IP核进行配置如下：分别调用RAM和ROM，使用初始化coe文件来初始化存储器，coe文件如下所示：工程截图：仿真截图
QQ_778132974·2023-09-17 07:26

基于VHDL的专业略缩词

名词类IEEE：InstituteofElectricalandElectronicsEngineers，电子电气工程师协会IP：IntellectualProperty，知识产权EDA：ElecttronicDesignAutomation，电子设计自动化DSP：DigitalSignalProcessing，数字信号处理PCB：PrintedCircuitBoard，印刷电路板HDL：Hard
Nosery·2023-09-17 02:41

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

FPGA

软件编程的思想根深蒂固，看到Verilog或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果这些菜鸟们始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内
lucky tiger·2023-09-16 17:06

FPGA——HLS编程入门

目录一、HLS简介二、HLS与VHDL/Verilog三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加C仿真文件（五）进行C仿真（六）进行C综合（七）
云开处·2023-09-16 17:35

FPGA 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存HDMI输出5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致
9527华安·2023-09-16 05:36

Zynq7020 纯VHDL解码 MIPI 视频，4路图像缩放拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存RGB转HDMI模块MIPID-PHY硬件方案5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivad
9527华安·2023-09-16 05:35

Zynq UltraScale+ XCZU3EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理
9527华安·2023-09-16 05:57

Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]

[USF-ModelSim-70]'compile'stepfailedwitherror(s)whileexecuting'C:/Users/ZYP_PC/Desktop/verilog_test/VHDL
知识充实人生·2023-09-11 21:36

Verilog学习日志（2021.6.29）

（1）编程语言一开始先在主流语言VHDL和Verilog中选一个，后期再考虑另外一个。学习一个语言，先学语法，然后学怎么用这个语言做设计，然后学习怎么用这个语言做验证。
Fantaasky·2023-09-10 11:54

SpinalHDL的使用和开发经验研讨会

SpinalHDL始于2014年，最初是作为VHDL/Verilog的替代而做的创新尝试，伴随着数年来开源硬件设计的蓬勃发展，基于开源技术的硬件设计方法和范式逐渐受到业界的关注。
·2023-09-07 14:02

VHDL 仿真出现 UUUUUUUU 红线

出现UUUUUU可能的原因1.未初始化：解决方案在TestBench中使用:=符号进行初始化libraryIEEE;useIEEE.std_logic_1164.all;entitySAM_tbisendSAM_tb;architecturearchofSAM_tbiscomponentSAMisport(A,B:instd_logic_vector(7downto0);Start:instd_l
groundnut888·2023-09-07 08:13

超详细-Vivado配置Sublime+Sublime实现VHDL语法实时检查

Sublime3.2环境变量添加3.3环境变量验证3.4Vivado设置3.5配置验证3.6解决Vivado配置失败问题四、Sublime配置4.1Sublime安装PackageControl4.2Sublime安装VHDL
知识充实人生·2023-09-06 17:56

基于FPGA的数字秒表设计（完整工程）

目录概述设计功能数字秒表设计的目的模块仿真设计代码概述该设计是用于体育比赛的数字秒表,基于FPGA在QuartusII9.0sp2软件下应用VHDL语言编写程序,采用ALTRA公司CycloneII系列的
单片机探索者bea·2023-09-06 13:18

vhdl 函数

使用and_reduce()or_reduce判断数据是否>0在或者数据达到最大值zores(N)完成数据的高位或者地位补0not对信号取反，类似Verilog的~int2slv(n，p),将十进制数据n转换为位宽p的std_logic_vector结构体的使用及结构体初值定义，这个在一个结构体体量很大时，有很大优势。无需像verilog一样定义一堆名字机构类似的reg，并且在仿真时观察更加直观t
白又白、·2023-09-05 18:54

数字IC面试题笔记

04.11没时间更换图片源，先看文字吧ASIC设计流程1.芯片架构：考虑芯片的定义、架构、封装(X86、ARM、RISC-V、MISP)2.RTL：用Verilog、systemVerilog、VHDL
TaylorS_SF·2023-09-04 03:52

VHDL记录

文章目录使用function名称作为“常量”numeric_std包集中使用乘法的注意项variable的使用对于entity设置属性的方法在entity声明中嵌入function的定义VHDL仿真读写文件
山音水月·2023-09-02 03:43

FPGA | Verilog仿真VHDL文件

当VHDL模块中有Generic块时，应该怎么例化？
Ruoyo176·2023-08-31 10:38

基于飞腾芯片的设计与调试入门指导

FPGA大家都知道，可以通过Verilog或者VHDL等硬件编程语言实现硬件功能。比如，我要实现一个SPI控制8个LED灯的功能，可能从市面上找这种功能的芯片是没有
乌拉大喵喵·2023-08-28 09:23

基于VHDL语言的汽车测速系统设计_kaic

摘要汽车是现代交通工具。车速是一项至关重要的指标。既影响着汽车运输的生产率,又关乎着汽车行驶有没有超速违章，还影响着汽车行驶时人们的人身安全。而伴随着我国国民的安全防范意识的逐步增强，人们也开始越来越关心因为汽车的超速而带来的极其严重的危害，对于汽车的测速系统的精准度也更为严格。因此，与汽车测速相关的研究和开发领域也应运而生，新的技术和新的产品层见叠出。本设计将采用EDA技术来完成设计，设计采用了
开心工作室_kaic·2023-08-27 23:04

modelsim se 10.5安装教程

modelsimse10.5安装教程简介modelsim10.5是由mentorgraphics公司推出的一款具备强大的仿真性能与调试能力的HDL设计验证环境，也是唯一的单内核支持VHDL和Verilog
呓语煮酒·2023-08-26 08:23

FPGA实现10G万兆网TCP/IP 协议栈，纯VHDL代码编写，提供服务器和客户端2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的以太网方案3、该TCP/IP协议栈性能常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块PACKET_PARSING_10G模块ARP_10G模块DHCP_SERVER_10G和DHCP_CLIENT_10G模块IGMP_REPORT_10G和IGMP_QUERY模块ICMPV6_10G
9527华安·2023-08-26 08:29

基于VHDL语言的汉明码编码/解码电路设计

摘要摘要：文章提出了一种基于VHDL语言的串行、并行转换及汉明码的编码和译码的实现方法。
养哈士奇的猫·2023-08-24 06:19

verlilog语言实现十进制计数器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-08-23 10:16

半导体学习入门书籍推荐之《Verilog数字系统设计教程》

Verilog继承了C语言的多种操作符和结构，与另一种硬件描述语言VHDL相比，语法不是很严格，代码更加简洁，更容易上手。Verilog不仅定义了语法，还对语法结构都定义了清晰的仿真语义。
移知·2023-08-19 18:03

VHDL D触发器程序

由于目前正在复习VHDL语言，所以就简简单单的归纳了相关的程序。若有错误的地方，还望指正。
段瑶瑶·2023-08-18 20:47

VHDL n进制计数器

如有错误，望指正。EntitycntnisPort(clk,rst:instd_logic;cnt:instd_logic_vector(mdownto0);--其中m的计算如下：假设要写60进制--计数器，则其中的60用2^6（64）就--可以满足，即6位就可以了，所以这--里的m=5)；endcntn;ArchitectureBehaviorofcntnissignalcntt:std_log
段瑶瑶·2023-08-18 20:47

verlilog语言实现8位移位寄存器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-08-09 03:35

Icarus Verilog

https://github.com/steveicarus/iverilogIcarusVerilog编译器主要包含三个工具：iverilog：用于编译verilog和vhdl文件，进行语法检查
m0_46521579·2023-08-01 20:47

vcs仿真vhdl和verilog语言混合仿真的问题

当用vcs对vhdl和verilog语言混合仿真时，遇到verilog语言的模块的信号无dump波形，解决方法:在vcs仿真脚本中加入debug_access+all就可以仿真出波形。
罐头说·2023-07-26 00:10

嵌入式系统设计-测试题1

(×)5.VHDL的基本单元描述不包括库。(×)6.嵌入式ARM架构的嵌入式处
进击的横打·2023-07-24 21:38
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他