E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
system
verilog
之SVA断言
文章目录断言简介sequnce语法property语法assert/cover/assumebind关键字的使用"|->"与"|=>"含义与区别常见函数常用语法disableiff的用法参考文献断言简介断言用于check设计，可以说断言check是最原始的check，最基础的check；只有满足所以断言都通过了，也就是符合设计者本身的了，才可以交给验证工程师进行进一步的功能验证；可以说断言可以保证
汶.郑
·
2023-10-20 02:30
verilog
经验分享
verilog
System
verilog
断言介绍（三）
3.2.3LOCATIONINPROCEDURALBLOCKS直接断言是在其执行所在位置的变量所持有的任何值上操作。这可能与信号在过程结束时所决定的值不同。以下是一个示例，展示了一个放置不当的直接断言的过程：always_comb begin gnt = 4’b0; no_conflict: assert final ($onehot0(gnt)); if (|req)
一只迷茫的小狗
·
2023-10-20 02:58
Systemverilog
fpga开发
systemverilog断言
System
verilog
断言介绍（二）
它们通常被认为是System
Verilog
过程代码的一部分，并在代码评估期间访问时进行评估。它们没有时钟或复位的概念（除非有时钟/复位控制其封闭的过程块），因此无法验证跨越时间的行为。
一只迷茫的小狗
·
2023-10-20 02:58
Systemverilog
SystemVerilog断言
System
verilog
断言介绍（一）
3Introductiontosystem
verilog
assertions为了利用形式验证（FV）的力量来证明设计的正确性，首先必须有一种表达您的设计是否正确的方式。
一只迷茫的小狗
·
2023-10-20 02:58
Systemverilog
SystemVerilog断言
system
verilog
断言（SVA）
System
verilog
有4个输出消息的函数：info,info,warning,error和error和fatal报错信息如下：3、并发断言：你可以认为它是一个连续运行的模块，
狮子座硅农（Leo ICer）
·
2023-10-20 02:28
verilog
System
Verilog
Assertion断言学习
1、何为断言，有何作用断言是一种描述性语言，用于描述设计的属性(property)，可以完美地描述时序相关的状况。如果允许的设计属性不符合我们的期望，则断言失败；如果被禁止的设计属性发生，则断言失败。属性可以从设计的功能描述中推知，并被转换为断言(SVA)。断言通常又被成为监视器或检验器。断言的评估和执行包括以下三个阶段：预备(Preponed)：在这个阶段，采样断言变量，而且信号(net)或变量
谷公子的藏经阁
·
2023-10-20 02:26
SystemVerilog
断言
Assertion
systemverilog
UVM
property
System
verilog
断言介绍（四）
3.3SEQUENCES,PROPERTIES,ANDCONCURRENTASSERTIONS3.3.1SEQUENCESYNTAXANDEXAMPLES一个序列是在一段时间内发生的一组值的规范。构建序列所使用的基本操作是延迟规范器，形式为##n（表示特定数量的时钟）或##[a:b]（表示在a和b个时钟之间的可变延迟）。特殊符号$可用于序列的上界，指定可能无限数量的周期。当序列的指定值全部发生时，
一只迷茫的小狗
·
2023-10-20 02:24
Systemverilog
SystemVerilog断言
RGB转HSL的FPGA实现
这个视频再来讲个稍微复杂点的：如何手写
Verilog
用FPGA实现RGB转HSL。HSL就是色调、饱和度、亮度颜色模式。对此不了解的可以看看《视频调色基础：什么是HSL？色相、饱和度、亮度？》
qq_32010099
·
2023-10-20 02:47
fpga开发
图像处理
人工智能
Verilog
刷题HDLBits——Exams/2014 q3c
Verilog
刷题HDLBits——Exams/2014q3c题目描述代码结果题目描述Giventhestate-assignedtableshownbelow,implementthelogicfunctionsY
不会敲代码的研究生不是好空管
·
2023-10-20 02:35
fpga开发
Verilog
刷题 - Exams/2014 q3c
moduletop_module(inputclk,input[2:0]y,inputx,outputY0,outputz);reg[2:0]next_state;parameters0=3'b000,s1=3'b001,s2=3'b010,s3=3'b011,s4=3'b100;always@(*)begincase(y[2:0])s0:next_state=x?s1:s0;s1:next_st
Tuffy77
·
2023-10-20 02:04
fpga开发
数字秒表回看、正计、倒计数跑表
verilog
仿真/代码
名称：数字秒表设计正计、倒计数、回看跑表软件：Quartus，ModelSim语言：
Verilog
HDL代码功能：《数字秒表设计》项目要求（1）计时精度1ms，计时范围00:00.000~99:59.999
蟹代码丫
·
2023-10-19 23:47
fpga开发
Verilog
秒表
跑表
仿真
数字秒表
verilog
电子秒表跑表，代码/视频
名称：数字秒表
verilog
电子秒表跑表软件：Quartus语言：
Verilog
代码功能：设计电子秒表，秒表时间精确到0.01秒，可通过按键控制秒表启动、暂停、复位。
蟹代码丫
·
2023-10-19 23:44
fpga开发
秒表
跑表
verilog
System
Verilog
Assertions应用指南 Chapter1.34 ：SVA中的多时钟定义
SVA允许序列或者属性使用多个时钟定义来采样独立的信号或者子序列。SVA会自动地同步不同信号或子序列使用的时钟域下面的代码显示了一个序列使用多个时钟的简单例子。sequences_multiple_clocks;@(posedgeclk1)a##1@(posedgeclk2)b;endsequence序列s_multiple_clocks检验在时钟“clkl”的任何上升沿,信号“a”为高,接着在时
一只迷茫的小狗
·
2023-10-19 22:02
Systemverilog
fpga开发
System
Verilog
Assertions应用指南 Chapter1.35“ matched”构造
任何时候如果一个序列定义了多个时钟,构造“matched”可以用来监测第一个子序列的结束点。序列s_a查找信号“a”的上升沿。而信号“a”是根据时钟“ckl”来采样的。序列s_b查找信号“b”的上升沿。信号“b”则是根据时钟“ck2”来样的。属性p_match验证在给定的时钟“clk2”的上升沿,如果序列s_a匹配,那么在一个周期后,序列s_b也必须为真。sequences_a;@(posedge
一只迷茫的小狗
·
2023-10-19 22:02
Systemverilog
fpga开发
System
Verilog
Assertions应用指南 Chapter1.36“ expect”构造
SVA支持种叫“expect”的构造,它与
Verilog
中的等待构造相似,关键的区别在于expect语句等待的是属性的成功检验。
一只迷茫的小狗
·
2023-10-19 22:02
Systemverilog
fpga开发
System
Verilog
Assertions应用指南 Chapter1.31 在属性中使用形参
可以用定义形参(formalarguments)的方式来重用一些常用的属性。属性“arb”使用了4个形参,并且根据这些形参进行检验。其中还定义了特定的时钟。SVA允许使用属性的形参来定义时钟。这样,属性可以应用在使用不同时钟的相似设计模块中。同样的,时序延迟也可以参数化,这使得属性的定义更具有普遍性。属性首先检査有效开始。在给定的时钟上升沿,如果在信号"a”的下降沿后的2~5个时钟周期内出现信号“
一只迷茫的小狗
·
2023-10-19 22:29
Systemverilog
fpga开发
基于SUMBus或I2C通信协议，使用vivado2017 modsim，循环执行写操作
基于SUMBus及I2C通信协议，使用vivado2017simulation，循环执行写操作，使用
Verilog
HDL代码编写，代码注释非常全面，故不再使用文字描述。
unique小酒馆
·
2023-10-19 20:27
I2C
verilog
fpga
Prometheus
学习系列
（三十九）之报警模板例子
以下是警报和相应的Alertmanager配置文件设置（alertmanager.yml）的所有不同示例。每个都使用Go模板系统。一、自定义Slack通知在这个例子中，我们定制了Slack通知，以便向我们组织的wiki发送一个URL，告知如何处理已发送的特定警报。global:slack_api_url:''route:receiver:'slack-notifications'group_by:
飞雪K
·
2023-10-19 19:54
Verilog
中function函数的使用说明
这部分类容是在学习
verilog
期间忽略掉了。首先来看看官方的解释。Function说明语句函数的目的是返回一个用于表达式的值。
爱漂流的易子
·
2023-10-19 19:46
fpga开发
Xilinx DDR4 MIG 的调试
平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：
Verilog
HDL参考文件：pg150.下载地址pg150-ultrascale-memory-ip.pdf
爱漂流的易子
·
2023-10-19 19:11
fpga开发
决胜AI-深度
学习系列
实战150讲
https://edu.csdn.net/course/play/8211/168728第一章：深度学习必备基础知识点01.深度学习概述11:2702.挑战与常规套路9:4003.用K近邻来进行分类10:0104.超参数与交叉验证10:3005.线性分类9:3406.损失函数9:1707.正则化惩罚项7:1908.softmax分类器13:3809.最优化形象解读6:4610.最优化问题细节11:
nmj2008
·
2023-10-19 18:24
其他
MyBatis系列-分页
mybatis
学习系列
第二篇分页在网页中常常用到，在查询数据库内容并想将其输出的时候，因为有时有多组数据，一页展示过于突兀，所以会用到分页操作。在sql用limit来分页。
BC小白yan
·
2023-10-19 15:12
uCOS3在STM32F4开发板上的移植-第4季第8部分-朱有鹏-专题视频课程
uCOS3在STM32F4开发板上的移植-第4季第8部分—355人已学习课程介绍本课程是《朱有鹏老师单片机完全
学习系列
课程》第4季第8个课程，本课程以uCOS3官方基于ST官方开发板的移植示例工程为底板
朱有鹏老师
·
2023-10-19 11:12
视频教程
stm32
单片机
物联网
移植
单片机/工控
课程中三款开发板原理图和配置全解析-第3季第3部分视频课程-朱有鹏-专题视频课程...
课程中三款开发板原理图和配置全解析-第3季第3部分视频课程—729人已学习课程介绍本课程是《朱有鹏老师单片机完全
学习系列
课程》第3季第3个课程，系统讲解了课程中用到的三款开发板，讲解主要围绕开发板主板设备
朱有鹏老师
·
2023-10-19 11:11
视频教程
stm32
浮点运算
单片机/工控
硬件/嵌入式
HDL4SE：软件工程师学习
Verilog
语言（四）
因此本节我们先暂停对
verilog
语言的学习，来讨论模拟器的实现，试图给出一个初步的实现，至少能够完成前面一节中给出的应用。
饶先宏
·
2023-10-19 07:19
笔记
编程语言
verilog
c++
基于FPGA的图像直方图统计设计
前言在展开学习之前，我先回答网友的一些提问，问题如下所示：问题1：没有任何基础的想学习FPGA需要先找一本语法书好好复习一下
Verilog
语法吗？我想很多同学都是想把语法全部看一遍，然后再去编写程序。
战斗的青春岁月
·
2023-10-19 02:20
FPGA学习
音乐播放器一首歌蜂鸣器ROM存储
Verilog
,代码/视频
名称：音乐播放器一首歌蜂鸣器ROM存储歌曲软件：Quartus语言：
Verilog
代码功能：设计音乐播放器，播放一首歌，使用开发板的蜂鸣器播放音乐，使用Quartus内的ROMIP核存储音乐文件，简谱存储在
蟹代码丫
·
2023-10-19 02:15
音视频
fpga开发
Verilog
音乐播放器
蜂鸣器
音乐播放器蜂鸣器AX301开发板
verilog
，视频/代码
名称：音乐播放器蜂鸣器播放音乐按键切歌软件：Quartus语言：
Verilog
代码功能：设计一个音乐播放器，使用板子上的蜂鸣器播放歌曲，可以播放三首歌（歌曲任选），通过按键控制切歌，使用led显示音乐节奏
蟹代码丫
·
2023-10-19 02:14
fpga开发
Verilog
AX301
音乐播放器
音乐播放器蜂鸣器ROM存储歌曲
verilog
,代码/视频
名称：音乐播放器蜂鸣器ROM存储歌曲软件：Quartus语言：
Verilog
代码功能：设计音乐播放器，要求至少包含2首歌曲，使用按键切换歌曲，使用开发板的蜂鸣器播放音乐，使用Quartus内的ROMIP
蟹代码丫
·
2023-10-19 02:42
音视频
fpga开发
Verilog
蜂鸣器
音乐播放器
【quartus13.1/
Verilog
】swjtu西南交大：计组课程设计
实验目的：通过学习简单的指令系统及其各指令的操作流程，用
Verilog
HDL语言实现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形成简化的计算机核心部件组成的系统。
guts350
·
2023-10-19 01:28
计算机组成原理
嵌入式硬件
课程设计
Verilog
FPGA实现RGB与HSV的转换
RGB到HSV的转换公式为由于s的范围是0到1，所以用
verilog
实现时，将s扩大256倍，容易表示，当然会丢失精度，其次，这里用到许多除法，笔者用的工具可以直接综合除法，所以这里没有例化除法器，当然
满城風絮
·
2023-10-19 00:36
笔记
fpga
图像处理
英伟达开发板
学习系列
----ubuntu连接WiFi，同时分享热点
最近在搞硬件，配置JetsonNano开发板环境，此篇文章的内容是：Nano开发板连接wifi，并同时分享热点。系统：Ubuntu18.04外设：USB无线网卡一、连接wif1.系统连接USB无线网卡，输入命令ifconfig,出现wlan0,说明可以识别USB2.查看现有WiFi：nmclidevicewifilist3.连接WiFisudonmclidevicewificonnectwifi名
wqm-story027
·
2023-10-18 23:31
Jetson
Xavier
nx
系列
ubuntu
linux
Design Compiler指南——预综合过程
预综合过程是指在综合过程之前的一些为综合作准备的步骤，包括DesignCompiler的启动、设置各种库文件、创建启动脚本文件、读入设计文件、DC中的设计对象、各种模块的划分以及
Verilog
的编码等等
沧海一升
·
2023-10-18 18:48
逻辑综合
数字IC
DC
综合
督导组
学习系列
1——我居然如此不真实！
之前看到一敏老师亲子电影课合集的名称叫《真实的妈妈远胜于完美的妈妈》，我还自认为自己挺真实，为人老实，我基本不会故意说假话，不会蒙骗别人。在此次课上，一敏老师点评我有“隐瞒”这个点需要面对时，我才意识到其实我自己有太多不想让别人知道的事情。有时是不想让家人为自己担心，有时是怕被别人看不起、嘲笑等，有时是压根没想到要和别人说。因为怕家人担心，所以自己生病、手术、生活状况等不好时，统统忍着不说。比如说
SUNDAY_d93d
·
2023-10-18 18:30
【vim
学习系列
文章 10 -- vim 将代码中空格高亮显示方法】
文章目录vim高亮空格使用背景如何配置vim可以自动显示空格呢？vimhighlight命令使用介绍vim空白行的处理vimmatch命令详细介绍vim高亮空格使用背景开发人员在编写代码之后，在review通过之后会将代码推到服务器然后merge，但是有些代码对格式要求很严格，比如linux代码就不允许代码中出现空格或者^M，如下图所示，在使用gitdiff.之后可以看到代码中有一行空格。如何配置
CodingCos
·
2023-10-18 17:45
#
vim
学习系列文章
vim
vim
match
命令
vim
highlight
vim
空白行显示
vim
空白行删除
【vim
学习系列
文章 11 -- vim filetype | execute | runtimepath 详细介绍】
文章目录filetypepluginindenton什么功能？vimruntimepath详细介绍vim中execute命令详细介绍executepathogen#infect()详细介绍filetypepluginindenton什么功能？在网上我们经常可以看到vimrc配置中有filetypepluginindenton这个配置，那么这个配置的功能是什么呢？filetypeplugininde
CodingCos
·
2023-10-18 17:14
#
vim
学习系列文章
vim
vim
runtimepath
vim
execute
vim
filetype
vim
indent
算法
学习系列
2——数组、链表、跳表的基本内容与特性2020-09-06
算法
学习系列
2——数组、链表、跳表的基本内容与特性数组、链表、跳表的基本内容与特性算法
学习系列
2——数组、链表、跳表的基本内容与特性前言Array数组数组的基本操作增加元素删除元素ArrayListLinkedList
kuibisi
·
2023-10-18 11:39
算法系列
链表
算法
数据结构
java
python每日一练(9)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-18 08:14
python学习
python
开发语言
笔记
经验分享
算法
一位全加器及四位全加器————FPGA
文章目录前言一、一位全加器1、一位全加器的原理图设计2、一位全加器的
Verilog
编程3、上板效果二、四位全加器1、四位全加器的原理图设计2、四位全加器的
Verilog
编程三、总结四、参考资料前言环境：
混子王江江
·
2023-10-17 10:35
FPGA
fpga开发
FPGA突发模式读写DS1302并发送到串口显示
Verilog
代码主要分为4个模块，RTL图如下和模块例化如下，主要包含DS1302模块，按键控制模块，串口通讯模块和DS1302数据向串口模块间的数据准备。//-------------
丧失风口的鸟
·
2023-10-17 10:34
行为级描述
FPGA
Verilog
fpga
verilog
rtc
[HDLBits] Exams/2012 q2fsm
Considerthestatediagramshownbelow.Writecomplete
Verilog
codethatrepresentsthisFSM.Useseparatealwaysblocksforthestatetableandthestateflip-flops
向盟约宣誓
·
2023-10-17 10:33
HDLBits
fpga开发
verilog
fpga
python每日一练(8)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-17 08:30
python学习
python
开发语言
前端
学习
笔记
JAVA学习(6)-全网最详细~
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的JAVA
学习系列
专栏
Aileen_0v0
·
2023-10-17 08:28
JAVA
java
开发语言
学习
FPGA学习需要的基础能力
1.1.FPGA基础入门阶段主要技能有：硬件和计算机基础，开发环境配置和开发流程，
Verilog
基础语法（设计和验证，至少到状态机），资料获取（科学上网，官方文档读取）进阶技能：接口通信小项目，常用IP
reg_ctrl
·
2023-10-17 06:51
FPGA
fpga开发
学习
IC验证——UVM学习
通信工程学院转载自：https://blog.csdn.net/qq_39815222/article/details/106619641【嵌牛导读】验证是服务于设计的，目前来说，主流的设计语言有两种：
Verilog
归去来兮_c94f
·
2023-10-17 03:37
数据结构与算法-(8)---队列(Queue)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-16 19:47
数据结构与算法
python学习
python
开发语言
学习
算法
抽象代数
线性回归
数据结构
python每日一练(7)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-16 19:47
python学习
python
算法
学习
开发语言
服务器
青少年编程
PYTHON进阶-面向对象编程
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-16 19:44
python学习
html
前端
开发语言
python
学习
算法
数据库
资深IC工程师的快速学习指南《
Verilog
语言知识学习快速基础学习》
Verilog
语言是一种硬件描述语言（HDL），广泛用于数字集成电路（IC）设计和硬件描述。对于IC行业的初学者来说，掌握
Verilog
语言是非常重要的，因为它是设计和仿真IC电路的基础。
移知
·
2023-10-16 17:19
学习
fpga开发
Verilog
IC
UVM driver和monitor中阻塞和非阻塞
首先回顾一下System
Verilog
的Scheduler中的相关概念。使用blocking或者assign，在Active中更新左值，然后会触发新的评估事件，持续引发事件的评估。
wjx5210
·
2023-10-16 16:09
IC
IC
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他