E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.
verilog
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1
verilog
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
SV 语法学习笔记
数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容
Verilog
HashWhite
·
2023-10-27 18:50
java
学习
编辑器
通达信
学习系列
三之选股器
通达信
学习系列
三之选股器如何在上千个股票中挑选自己心仪的股票，如连涨三天的、一年创新高或半年创新高的等条件的股票，就要借【选股器】的帮助。
旧金山的中二君
·
2023-10-27 18:01
Docker
学习系列
3：常用命令之容器命令
本文是Docker
学习系列
教程中的第三篇。
凯哥Java
·
2023-10-27 14:36
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
Axios源码研究
学习系列
---xhr请求模块大概分析
改变是人生的定律，专注于过去和现在的人，必将错过未来首先文件结构，插件标准模式，严格模式，用ES6语法promise返回，所以就是常见的axios.get(url).then(res=>{})形式'usestrict';varutils=require('./../utils');varsettle=require('./../core/settle');varbuildURL=require('
miao淼
·
2023-10-27 10:45
Vuejs学习系列
ES6学习系列
vue.js
javascript
前端
node.js
es6
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
深度
学习系列
之cs231n assignment1 KNN（二）
内容安排深度
学习系列
依托与cs231n的课程作业，因为只想练习编程，所以不对课程内容进行分享，仅针对编程内容进行分享。
明曦君
·
2023-10-27 09:06
深度学习
python
机器学习
SpringMVC Day 03 : 处理静态资源
前言欢迎来到第三天的SpringMVC
学习系列
！在前两天的教程中，我们已经学习了如何搭建SpringMVC环境、创建控制器和处理请求等基础知识。
zhizhiqiuya
·
2023-10-27 07:25
SpringMVC
spring
java
jetty
mvc
牛客网刷题-(3)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-27 06:06
python学习
1024程序员节
牛客网刷题-(4)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-27 06:06
服务器
前端
python
开发语言
算法
数据结构
牛客网刷题-(2)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-27 06:35
python学习
python
算法
开发语言
学习
笔记
前端
数据结构
牛客网刷题-(5)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-27 06:32
python学习
python
前端
数据库
开发语言
数据结构
学习
windows
如何在 macOS 上使用
Verilog
模拟电气模型
Verilog
基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟
Verilog
模型更容易，该软件是用于
Verilog
编程的IDE。
iCloudEnd
·
2023-10-27 03:59
基于FPGA的电风扇控制器
verilog
，视频/代码
名称：基于FPGA的电风扇控制器
verilog
软件：QuartusII语言：
Verilog
代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换
蟹代码丫
·
2023-10-27 01:07
fpga开发
verilog
电风扇
简单电子琴设计
verilog
蜂鸣器8音阶,视频/代码
名称：简单电子琴设计
verilog
软件：QuartusII语言：
Verilog
代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频
蟹代码丫
·
2023-10-27 01:07
fpga开发
电子琴
verilog
蜂鸣器
简单8位CPU设计
verilog
微处理器，源码/视频
名称：8位CPU设计微处理器软件：QuartusII语言：
Verilog
代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
System
Verilog
randomize (2)
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解
吹爆大气球
·
2023-10-26 23:08
IEEE
std
for
systemverilog
SpringMVC基础学习之Restful风格的简单使用
这个SpringMVC基础
学习系列
是用来记录我学习SpringMVC框架基础知识的全过程(这个系列是参照B站狂神的SpringMVC最新教程来写的，由于是之前整理的，但当时没有发布出来，所以有些地方可能有错误
狂奔の蜗牛rz
·
2023-10-26 23:26
SpringMVC基础学习
springmvc
restful
java
idea
10.25
verilog
复习，代码规范复盘，触发器复习
verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序
CQU_JIAKE
·
2023-10-26 21:31
数电
代码规范
fpga开发
深度学习中Embedding层有什么用？
这篇博客翻译自国外的深度
学习系列
文章的第四篇，想查看其他文章请点击下面的链接，人工翻译也是劳动，如果你觉得有用请打赏，转载请打赏:SettingupAWS&ImageRecognitionConvolutionalNeuralNetworksMoreonCNNs
ChasingdreamLY
·
2023-10-26 19:28
深度学习
深度学习
Embedding
定时器模块FB【FPGA】
定时器FB：通过
Verilog
编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg
cfqq1989
·
2023-10-26 18:50
FPGA
fpga开发
CUDA学习(十二):矩阵乘法
博主CUDA
学习系列
汇总传送门（持续更新）：编程语言|CUDA入门文章目录一、CPU下一般矩阵乘法二、CPU下循环交换矩阵乘法三、CPU下转置矩阵乘法本文章为《GPU编程与优化大众高性能计算》的读书笔记
hjxu2016
·
2023-10-26 11:56
编程语言
CUDA入门
低成本IC上岸攻略—IC设计网课白嫖篇
数字电路基础清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计模拟电路基础上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础半导体物理：西安电子科技大学柴常春等主讲：半导体物理
Verilog
IC观察者
·
2023-10-26 08:02
芯片设计
IC设计
集成电路
芯片
集成电路设计
C++ 学习 ::【基础篇：09】：C++ 类的认识及基本声明定义；简单对比C++中类与结构体的区别
C++
学习系列
将分为三个阶段：基础篇、STL篇、高阶数据结构与算法篇，相关重点内容如下：基础篇：类与对象（涉及C++的三大特性等）；STL篇：学习使用C++提供的STL相关库；高阶数据结构与算法篇：手动实现自己的
画饼宗师
·
2023-10-26 06:46
C++
基础篇学习合集
c++
学习
开发语言
笔记
博文浅谈高效
学习系列
二《读懂学情报告》
续上次说>>>什么是学情分析报告（一）？我先说一说大家比较熟悉的“财报”，它就是一张投资“财务体检表。投资者通过财报了解企业的运营情况。用来判断企业“安全性”，判断企业“竞争力”及时控制分险，确保投资安全性。如果把孩子学习当作投资来比喻，学情报告可以说是一份“教育投资财报”。是针对学习者的“学习过程体检表”。它让父母及时了解孩子学习过程中的变量，精准的调整相应投资策略，因材施教的确保让投资最大化收
Memoryer
·
2023-10-26 03:46
【文章
学习系列
之模型】Koopa
本章内容文章概况模型结构主要结构实验结果消融实验模型效率分解效果定性分解效果定量算子稳定性总结文章概况《Koopa:LearningNon-stationaryTimeSeriesDynamicswithKoopmanPredictors》是2023年发表于NeurIPS的一篇论文。考虑到时序预测中训练和推理数据之间甚至每个回溯窗口之间存在巨大的分布差距，作者结合动态模式分解(DMD)[近似库普曼
清流自诩
·
2023-10-26 02:14
深度学习零散记录
1024程序员节
深度学习
学习
笔记
Prometheus
学习系列
（七）之名词解析
一、(Alert)警告警告是Prometheus服务正在激活警报规则的结果。警报从Prometheus服务发送到警告管理器。二、(Alertmanager)警告管理器警告管理器接收警告，并把它们聚合成组、去重复数据、应用静默和节流，然后发送通知到邮件、Pageduty或者Slack等系统中。三、(Bridge)网桥网桥是一个从客户端库提取样本，然后将其暴露给非Prometheus监控系统的组件。例
飞雪K
·
2023-10-25 22:23
hdlbits系列
verilog
解答(向量反序）-17
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。
zuoph
·
2023-10-25 17:56
verilog语言
fpga开发
hdlbits系列
verilog
解答(4输入门操作）-15
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。
zuoph
·
2023-10-25 17:26
verilog语言
1024程序员节
fpga开发
hdlbits系列
verilog
解答(向量3）-16
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述部分选择用于选择向量的部分。级联运算符{a,b,c}用于通过将向量的较小部分连接在一起来创建较长的向量。
zuoph
·
2023-10-25 17:26
verilog语言
fpga开发
verilog
练习二：3-8译码器
1、功能将输入的3位二进制数译成十进制的8位输出。译码器是将每种二进制的组合代码译成对应的输出线上的高低电平信号。其逻辑图如下：2、真值表ABCout0000000_00010010000_00100100000_01000110000_10001000001_00001010010_00001100100_00001111000_00003、代码解析首先编写my3_8的代码：modulemy3_
静静吖~
·
2023-10-25 17:25
fpga开发
verilog
设置24进制计数器_?HDLBits--(
Verilog
在线学习)--"105: Count Clock"（ 续）
Verilog
HDLBits--CountClock(Complement)这篇文章延续上一篇HDLBits--(
Verilog
在线学习)--"105:CountClock"。
weixin_39992660
·
2023-10-25 17:54
四位BCD计数器verilog
四位十进制计数器verilog
FPGA
Verilog
HDL 系列实例--------步进电机驱动控制
【连载】FPGA
Verilog
HDL系列实例
Verilog
HDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
weixin_33726313
·
2023-10-25 17:24
Verilog
HDL题库练习--题目来源HDLBits
写在开头：HDLBits上有很多
Verilog
HDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man
·
2023-10-25 17:21
数字IC
学习总结
FPGA
Verilog
HDL
（146）
Verilog
编程：8线-3线优先编码器
（146）
Verilog
编程：8线-3线优先编码器1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）
Verilog
编程：8线-3线优先编码器；5）结束语。
宁静致远dream
·
2023-10-25 17:50
FPGA求职核心竞争力
fpga开发
HDLBits-
Verilog
学习小结（三）Vector
目录1Vector简述2Vector基础2.1DeclaringVectors2.1.1Implicitnets2.1.2Unpackedvs.PackedArrays2.2AccessingVectorElements2.2.1Partselect2.2.2splitsaninput2.2.3Reversethebyte2.3Bitewiseoperators2.3.1Bitewisevslog
Ryzen3
·
2023-10-25 17:17
Verilog
verilog
Verilog
开发神器--
Verilog
Mode
“
Verilog
mode插件，提升
verilog
开发效率，让摸鱼变得顺理成章。”
CrazyUncle
·
2023-10-25 17:17
Linux
Verilog
集成电路
vim
linux
verilog_mode
生成代码
自动例化
hdlbits系列
verilog
解答（向量级联）-18
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述级联运算符允许将向量连接在一起以形成更大的向量。
zuoph
·
2023-10-25 17:17
verilog语言
fpga开发
HDLBits答案汇总
HDLBits网站链接
Verilog
LanguageBasicsVectorsModules:HierarchyProceduresMore
Verilog
FeaturesCircuitsCombinationalLogicBasicgatesMultiplexersArithmeticCircuitsKarnaughMap
日拱一卒_未来可期
·
2023-10-25 09:42
verilog
HDLBits答案(3)_
Verilog
模块的例化与调用
HDLBits_
Verilog
模块的例化与调用HDLBits链接模块只要使用的所有模块都属于同一个项目，就可以通过在模块内部实例化一个模块来创建模块的层次结构。
日拱一卒_未来可期
·
2023-10-25 09:12
verilog
Ubuntu下Icarus的i
verilog
+gtkwave的FPGA波形仿真
i
verilog
+vvp+gtkwave相当于modelsim等波形仿真工具，i
verilog
+gtkwave完全免费，但是modelsim软件需要破解。
OpenS_Lee
·
2023-10-25 04:59
【Chips】如何用DPI调用C++程序，并成功仿真
Title：如何用DPI调用C++程序，并成功仿真前言之前试了用DPI调用C程序，很方便，两行解决：一行在
Verilog
/SV中加import"DPI-C"functionint函数名；一行在VCScompile
仰天倀笑
·
2023-10-24 22:14
数字IC与芯片
DPI
VCS
verlog
芯片
集成电路
深度
学习系列
51：hugging face加速库optimum
1.普通模型Optimum是huggingfacetransformers库的一个扩展包，用来提升模型在指定硬件上的训练和推理性能。Optimum支持多种硬件，不同硬件下的安卓方式如下：如果是国内安装的话，记得加上-ihttps://pypi.tuna.tsinghua.edu.cn/simple。huggingface目前是被墙的状态，在使用示例代码时，需要将模型离线下载下来使用。如下图，模型离
IE06
·
2023-10-24 16:09
深度学习系列
深度学习
人工智能
深度
学习系列
52：多目标跟踪
1.评价指标1）FP：FalsePositive，即真实情况中没有，但跟踪算法误检出有目标存在。2）FN：FalseNegative，即真实情况中有，但跟踪算法漏检了。3）IDS：IDSwitch，目标ID切换的次数。4）MOTA:MultipleObjectTrackingAccuracy，多目标跟踪准确度。5）IDF1:IDF1得分，正确身份标签赋予的检测框与平均groundtruth和计算的
IE06
·
2023-10-24 16:04
深度学习系列
1024程序员节
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他