E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
单片机设计_室内环境智能监测系统(STM32 OLED ESP8266 DHT11 MQ-2 加湿器)
一、
电路设计
室内环境智能监测系统主要功能:1.检测空气温湿度2.检测光照强度3.检测烟雾浓度4.数据显示在手机端和设备OLED屏幕上5.当空气温度高于设定的阈值时，风扇开启6.当空气湿度低于设定的阈值时
-liming-
·
2023-10-29 03:31
STM32
单片机
嵌入式硬件
单片机设计_测量频率(AT89C51)
一、
电路设计
单片机应用系统中，经常要对一个连续的脉冲波频率进行测量。在实际应用中，对于转速，位移、速度、流量等物理量的测量，一般也是由传感器转换成脉冲电信号，采用测量频率的手段实现。
-liming-
·
2023-10-29 03:00
单片机
单片机
c语言
单片机设计_RTC时钟（ACM32F403）
一、
电路设计
ACM32F403开发板实现结果：通过串口发送每秒的时间二、运行结果三、部分代码#include"APP.h"UART_HandleTypeDefUart_Handle;/*********
-liming-
·
2023-10-29 03:00
STM32
stm32
c语言
单片机
FPGA-状态机
文章目录一、状态机的种类1.Moore型状态机2.Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求：1.根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能。
伊木子曦
·
2023-10-29 02:32
FPGA
fpga开发
verilog
【FPGA】状态机实验
目录一、状态机实现1.创建工程2.状态机代码编写3.编译二、状态机实现10010编码检测1.实现原理2.新建工程3.代码实现3.编译三、总结实验要求：1、根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能
Max_Shy
·
2023-10-29 02:32
FPGA
fpga开发
AD原理图如何转换为OrCAD原理图？
在电子工程领域，原理图是用于描述
电路设计
的重要工具，虽然AltiumDesigner（AD）和OrCAD都是广泛使用的原理图绘制工具，但他们之间存在一定的差异，因此如果你遇见了需要将AD原理图转为OrCAD
凡亿教育
·
2023-10-29 02:26
原理图
AD
电子工程师
社交电子
线性反馈移位寄存器（LFSR）VHDL代码及视频
名称：线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）
Verilog
代码_
Verilog
/
蟹代码丫
·
2023-10-29 01:25
fpga开发
LFSR
VHDL
伪随机数
温湿度计传感器DHT11控制数码管显示
verilog
代码及视频
名称：温湿度计传感器DHT11控制数码管显示软件：QuartusII语言：
Verilog
代码功能：使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示本代码已在开发板验证开发板资料：大西瓜第一代
蟹代码丫
·
2023-10-29 01:55
fpga开发
DHT11
温湿度计
verilog
数码管
8通道模数转换AD7091驱动代码SPI接口ADC，
verilog
名称：8通道模数转换AD7091驱动代码软件：QuartusII语言：
Verilog
代码功能：使用
verilog
代码设计AD7091R-8驱动代码控制接口为SPI接口，实现8通道模数转换，输出8通道数字信号
蟹代码丫
·
2023-10-29 01:25
fpga开发
AD7091
模数转换
verilog
AD7321代码SPI接口模数转换连接DAC0832输出
verilog
名称：AD7321代码12位ADC，SPI接口模数转换连接DAC0832输出软件：QuartusII语言：VHDL代码功能：使用VHDL语言编写代码，实现AD7321的控制，将模拟信号转换为数字信号，再经过处理后，将数据通过DAC0832转换为模拟信号输出AD7321输入，（2000-输入）/6（仿真输出=009），DAC0832输出。要求:有vhdl代码（详尽注释），有fpga连线图，有完整功能
蟹代码丫
·
2023-10-29 01:24
fpga开发
AD7321
VHDL
模数转换
verilog
vscode linux
安装vscode插件插件：
Verilog
-HDL/System
Verilog
/BluespecSystem
Verilog
功能：.xdc.ucf.v等代码高亮、代码格式化、语法检查（Linting）、光标放到变量上提示变量的信息等关于其他语言的依赖工具等信息查看插件说明代码对齐还是用自即的风格吧
xiaguangbo
·
2023-10-28 20:34
fpga
vscode
linux
ide
DRV8301驱动芯片BUCK
电路设计
上网查找了一番，介绍DRV8301的BUCK让我不太理解，直到看了bilibili唐老师讲电赛的视频，链接如下。https://www.bilibili.com/video/BV1ZX4y1N736?spm_id_from=333.337.search-card.all.clickDRV8301的芯片手册7.3.3BUCKConverter并没有详细介绍，但在DRV8302的7.3.3BUCKCo
致知正心
·
2023-10-28 14:15
伺服控制
硬件工程
单片机
stm32
stm32cube F0serials freemodbus
《RS485自动收发
电路设计
》在实际应用的时候，看到很多人自己写的非标的modbusRTU协议，考虑到造轮子，趟坑所要面对的问题及成本，我们直接移植freemodbus：freemodbushttps:
嘉禾天成
·
2023-10-28 14:26
MCU_32-Advanced
单片机
arm
FPGA学习杂记1
wire型、reg型变量：
Verilog
中何时要定义成wire型，何时定义成reg型？
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
六Robei使用Ctrl+Z撤销Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在
Verilog
中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量
Wolverin3
·
2023-10-28 13:30
数字前端设计
卷积神经网络
fpga
网络
物联网
Verilog
STM32——ADC模数转换器
规则组的四种转换模式单次转换，非扫描模式连续转换，非扫描模式单次转换，扫描模式连续转换，扫描模式六、数据对齐七、转换时间（可编程的通道采样时间）八、校准九、硬件电路十、电压值在抖动的解决方案：十一、AD单通道
电路设计
关键代码十二
Is Fang
·
2023-10-28 11:08
STM32
stm32
单片机
嵌入式硬件
职位介绍 之 嵌入式开发工程师
笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，
电路设计
研究。
嵌入式学习资料
·
2023-10-28 11:05
职业生涯杂谈
单片机
物联网
嵌入式硬件
传感器
控制器
RISC-V内核的32位微控制器设计与
Verilog
实现：从原理到代码的完整指南
第一部分：RISC-V内核的32位微控制器简介1.RISC-V简介RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。与其他商业指令集不同，RISC-V是免费和开源的，这意味着任何人都可以使用、修改和分发它。2.为什么选择RISC-V？开放源代码：RISC-V的开放性意味着设计者可以根据自己的需求定制核心，而不受制于特定供应
快撑死的鱼
·
2023-10-28 11:10
算法杂谈
risc-v
备忘坑 基于 FPGA，risc-v
Verilog
HDL和Linux 等源码组装个人主用主机
分为两步走，step1,用一个小型的fpga开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的FPGA板子，重复step1的工作；step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
[RISC-V]
verilog
小明教IC-1天学会
verilog
(7)_哔哩哔哩_bilibilitask不可综合，function可以综合
ldinvicible
·
2023-10-28 11:03
RISC-V
risc-v
FPGA驱动OLED
Verilog
代码 （五）------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
基于51单片机的家庭防盗防火报警系统
技术交流认准下方CSDN官方提供的联系方式文章目录一项目简介设计任务与要求二、系统方案设计2.1系统总体设计思路2.2系统方案设计三、硬件
电路设计
3.1电源
电路设计
3.2红外探测信号输入电路3.3时钟电路的设计
创新电子设计
·
2023-10-28 03:10
单片机
51单片机
嵌入式硬件
单片机
基于Arduino的物流分拣控制系统设计
技术交流认准下方CSDN官方提供的联系方式文章目录概要一、控制系统设计1.1系统方案1.2系统工作原理1.3方案设计1.3.1快递检测电路方案设计1.3.2控制电路方案设计二、硬件
电路设计
2.1主控模块的选择
创新电子设计
·
2023-10-28 03:09
单片机
stm32
嵌入式硬件
单片机
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in
verilog
95/2K mode
经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule
一只迷茫的小狗
·
2023-10-27 22:25
vivado
fpga开发
vivado
System
verilog
中使用interface连接testbench和dut的端口
1.dut的端口声明如下，文件名为top.v：moduletop(inputclk,inputrst_n,inputwr_n,inputrd_n,inputcs0_n,inputcs7_n,input[15:0]bus_addr_in,//UART淇″彿inputrx0_d,outputtx0_d,);2.定义interface接口，文件名为top_if.sv；interfacetop_if(in
一只迷茫的小狗
·
2023-10-27 22:43
Systemverilog
systemverilog
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.
verilog
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1
verilog
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
【模拟CMOS集成
电路设计
】第三章，单级放大电路
目录MOS管从三个端口看进去的电阻不同：电阻做负载的共源极：二极管做负载的共源极：PMOS做二极管负载（负载mos无体效应）：NMOS做二极管负载：电流源做负载的共源级：有源负载的共源级（电流复用）：工作在线性区的mos为负载的共源极：带源极负反馈的共源极：源极跟随器（共漏）：共栅极：共源共栅极：采用PMOS共源共栅负载的NMOS共源共栅放大器：折叠式共源共栅极：MOS管从三个端口看进去的电阻不同
我感觉。
·
2023-10-27 18:35
拉扎维
服务器
html
fpga开发
【智能汽车竞赛】极速越野组参赛总结
目录第一章引言第二章机械结构的调整与优化2.1主板和驱动板板的固定及连接2.2模型车机械部分安装及改造2.2.1优化车身强度2.2.2前轮定位2.3传感器的设计安装2.3.1ICM-20602安装2.3.2gps传感器的安装第三章：硬件
电路设计
我感觉。
·
2023-10-27 18:34
竞赛
汽车
mcu
开源
SV 语法学习笔记
数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容
Verilog
HashWhite
·
2023-10-27 18:50
java
学习
编辑器
模拟IC设计工程师成长日记
从开始负责项目中的模块
电路设计
，到现在独立负责新项目的设计，所有的经历和感受，对自己来说，都是一种非常宝贵的成长，今天，简单说一下，过去一
IC观察者
·
2023-10-27 15:08
芯片行业
IC设计
芯片设计
模拟IC设计
模拟IC
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
双向电平电压转换器TXS0102DCTR应用
电路设计
1、TXS0102简介TXS0102DCTR是一个2位双向电压电平转换器，主要用途是与数据I/O（例如I2C或1-wire）上的开漏驱动器连接（其中数据是双向的且无可用的控制信号），在混合电压系统之间建立数字开关兼容性。它使用两个独立的可配置电源轨，其中A端口支持1.65V至3.6V工作电压范围，可跟踪VCCA电源；B端口支持2.3V至5.5V工作电压范围，可跟踪VCCB电源。因此，该器件能够支持
社牛超靓的铁蛋儿
·
2023-10-27 12:12
硬件电路设计基础
硬件细分知识
单片机
信息与通信
嵌入式硬件
网络
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
嵌入式系统设计师考试笔记之电子
电路设计
基础、微处理器
以下是转帖一位网友的嵌考笔记嵌入式系统设计师考试笔记之电子
电路设计
基础欧浩源（
[email protected]
）20080930一、引言在嵌入式系统的硬件设计中，嵌入式微处理器和外围设备接口技术是两个最为核心的部分
任财
·
2023-10-27 05:52
ARM/linux
嵌入式
如何在 macOS 上使用
Verilog
模拟电气模型
Verilog
基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟
Verilog
模型更容易，该软件是用于
Verilog
编程的IDE。
iCloudEnd
·
2023-10-27 03:59
笔试题-2023-加特兰-数字IC设计【纯净题目版】
回到首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录推荐内容：数字IC设计学习比较实用的资料推荐题目背景笔试时间：2022.07.27应聘岗位：数字
电路设计
工程师（SoC)-2023届笔试时长
lu-ming.xyz
·
2023-10-27 01:52
2023
面试实录
数字IC
经验分享
刷题
笔试题
秋招
基于FPGA的电风扇控制器
verilog
，视频/代码
名称：基于FPGA的电风扇控制器
verilog
软件：QuartusII语言：
Verilog
代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换
蟹代码丫
·
2023-10-27 01:07
fpga开发
verilog
电风扇
简单电子琴设计
verilog
蜂鸣器8音阶,视频/代码
名称：简单电子琴设计
verilog
软件：QuartusII语言：
Verilog
代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频
蟹代码丫
·
2023-10-27 01:07
fpga开发
电子琴
verilog
蜂鸣器
简单8位CPU设计
verilog
微处理器，源码/视频
名称：8位CPU设计微处理器软件：QuartusII语言：
Verilog
代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
System
Verilog
randomize (2)
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解
吹爆大气球
·
2023-10-26 23:08
IEEE
std
for
systemverilog
10.25
verilog
复习，代码规范复盘，触发器复习
verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序
CQU_JIAKE
·
2023-10-26 21:31
数电
代码规范
fpga开发
电磁兼容RS485接口EMC
电路设计
方案
转：电磁兼容RS485接口EMC
电路设计
方案一、原理图1.RS485接口6KV防雷
电路设计
方案图1RS485接口防雷电路接口
电路设计
概述：RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源
IOT-Power
·
2023-10-26 20:31
PCB硬件设计之EMC
单片机
嵌入式硬件
高速
电路设计
----第三章（2）LVDS信号详解
一、TTL和CMOS不适用于高速
电路设计
的原因（都是数字电路信号）原因：①电平幅度较大，电平最低都达到了2.5V或者3.3V。因此信号沿变化所需要的时间很长。不适合大于200MHZ的信号。
客家元器件
·
2023-10-26 19:01
单片机
嵌入式硬件
高速
电路设计
----第三章（3）LVPECL、CML逻辑电平详解
ECL是负电源，
电路设计
很不方便，而LVPECL是正电压、低电
客家元器件
·
2023-10-26 19:01
单片机
嵌入式硬件
定时器模块FB【FPGA】
定时器FB：通过
Verilog
编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg
cfqq1989
·
2023-10-26 18:50
FPGA
fpga开发
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他