E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
双向电平电压转换器TXS0102DCTR应用
电路设计
1、TXS0102简介TXS0102DCTR是一个2位双向电压电平转换器，主要用途是与数据I/O（例如I2C或1-wire）上的开漏驱动器连接（其中数据是双向的且无可用的控制信号），在混合电压系统之间建立数字开关兼容性。它使用两个独立的可配置电源轨，其中A端口支持1.65V至3.6V工作电压范围，可跟踪VCCA电源；B端口支持2.3V至5.5V工作电压范围，可跟踪VCCB电源。因此，该器件能够支持
社牛超靓的铁蛋儿
·
2023-10-27 12:12
硬件电路设计基础
硬件细分知识
单片机
信息与通信
嵌入式硬件
网络
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
嵌入式系统设计师考试笔记之电子
电路设计
基础、微处理器
以下是转帖一位网友的嵌考笔记嵌入式系统设计师考试笔记之电子
电路设计
基础欧浩源（
[email protected]
）20080930一、引言在嵌入式系统的硬件设计中，嵌入式微处理器和外围设备接口技术是两个最为核心的部分
任财
·
2023-10-27 05:52
ARM/linux
嵌入式
如何在 macOS 上使用
Verilog
模拟电气模型
Verilog
基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟
Verilog
模型更容易，该软件是用于
Verilog
编程的IDE。
iCloudEnd
·
2023-10-27 03:59
笔试题-2023-加特兰-数字IC设计【纯净题目版】
回到首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录推荐内容：数字IC设计学习比较实用的资料推荐题目背景笔试时间：2022.07.27应聘岗位：数字
电路设计
工程师（SoC)-2023届笔试时长
lu-ming.xyz
·
2023-10-27 01:52
2023
面试实录
数字IC
经验分享
刷题
笔试题
秋招
基于FPGA的电风扇控制器
verilog
，视频/代码
名称：基于FPGA的电风扇控制器
verilog
软件：QuartusII语言：
Verilog
代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换
蟹代码丫
·
2023-10-27 01:07
fpga开发
verilog
电风扇
简单电子琴设计
verilog
蜂鸣器8音阶,视频/代码
名称：简单电子琴设计
verilog
软件：QuartusII语言：
Verilog
代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频
蟹代码丫
·
2023-10-27 01:07
fpga开发
电子琴
verilog
蜂鸣器
简单8位CPU设计
verilog
微处理器，源码/视频
名称：8位CPU设计微处理器软件：QuartusII语言：
Verilog
代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
System
Verilog
randomize (2)
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解
吹爆大气球
·
2023-10-26 23:08
IEEE
std
for
systemverilog
10.25
verilog
复习，代码规范复盘，触发器复习
verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序
CQU_JIAKE
·
2023-10-26 21:31
数电
代码规范
fpga开发
电磁兼容RS485接口EMC
电路设计
方案
转：电磁兼容RS485接口EMC
电路设计
方案一、原理图1.RS485接口6KV防雷
电路设计
方案图1RS485接口防雷电路接口
电路设计
概述：RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源
IOT-Power
·
2023-10-26 20:31
PCB硬件设计之EMC
单片机
嵌入式硬件
高速
电路设计
----第三章（2）LVDS信号详解
一、TTL和CMOS不适用于高速
电路设计
的原因（都是数字电路信号）原因：①电平幅度较大，电平最低都达到了2.5V或者3.3V。因此信号沿变化所需要的时间很长。不适合大于200MHZ的信号。
客家元器件
·
2023-10-26 19:01
单片机
嵌入式硬件
高速
电路设计
----第三章（3）LVPECL、CML逻辑电平详解
ECL是负电源，
电路设计
很不方便，而LVPECL是正电压、低电
客家元器件
·
2023-10-26 19:01
单片机
嵌入式硬件
定时器模块FB【FPGA】
定时器FB：通过
Verilog
编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg
cfqq1989
·
2023-10-26 18:50
FPGA
fpga开发
storm32云台说明书_STorM32 BGC三轴云台控制板电机驱动
电路设计
(驱动芯片DRV8313)
1序言相信对云台有兴趣的小伙伴对STorM32BGC这块云台控制板并不陌生，虽说这块控制板的软件已经不再开源，但是在GitHub上依旧可以找到两三个版本的代码，而硬件呢我们也可以从Olliw(BGC的作者)的个人网站上找到，我手头上目前由于两个版本的电路图。而这两个电路中的电机驱动电路所使用的控制芯片的型号均为TC4452DFN08，对于我们所购买到的驱动板，其上面所使用的控制芯片为DRV8313
趙瑾昀
·
2023-10-26 15:24
storm32云台说明书
【扩展】电机驱动（DRV8870）
8870引脚定义（三）
电路设计
同样的，数据手
电工电子创新中心
·
2023-10-26 15:53
电路
驱动开发
低成本IC上岸攻略—IC设计网课白嫖篇
数字电路基础清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计模拟电路基础上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础半导体物理：西安电子科技大学柴常春等主讲：半导体物理
Verilog
IC观察者
·
2023-10-26 08:02
芯片设计
IC设计
集成电路
芯片
集成电路设计
在哪里可以查到有集成电路布图设计专有权的公司？
集成电路布图设计专有权集成电路布图设计专有权是指基于集成电路的独特设计，包括其物理结构、
电路设计
、模块设计等，以及根据这些设计在制造过程中产生的电学性能，而由权利人享有的独占性权利。
白牛DATA
·
2023-10-25 19:44
经验分享
其他
hdlbits系列
verilog
解答(向量反序）-17
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。
zuoph
·
2023-10-25 17:56
verilog语言
fpga开发
hdlbits系列
verilog
解答(4输入门操作）-15
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。
zuoph
·
2023-10-25 17:26
verilog语言
1024程序员节
fpga开发
hdlbits系列
verilog
解答(向量3）-16
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述部分选择用于选择向量的部分。级联运算符{a,b,c}用于通过将向量的较小部分连接在一起来创建较长的向量。
zuoph
·
2023-10-25 17:26
verilog语言
fpga开发
verilog
练习二：3-8译码器
1、功能将输入的3位二进制数译成十进制的8位输出。译码器是将每种二进制的组合代码译成对应的输出线上的高低电平信号。其逻辑图如下：2、真值表ABCout0000000_00010010000_00100100000_01000110000_10001000001_00001010010_00001100100_00001111000_00003、代码解析首先编写my3_8的代码：modulemy3_
静静吖~
·
2023-10-25 17:25
fpga开发
verilog
设置24进制计数器_?HDLBits--(
Verilog
在线学习)--"105: Count Clock"（ 续）
Verilog
HDLBits--CountClock(Complement)这篇文章延续上一篇HDLBits--(
Verilog
在线学习)--"105:CountClock"。
weixin_39992660
·
2023-10-25 17:54
四位BCD计数器verilog
四位十进制计数器verilog
FPGA
Verilog
HDL 系列实例--------步进电机驱动控制
【连载】FPGA
Verilog
HDL系列实例
Verilog
HDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
weixin_33726313
·
2023-10-25 17:24
Verilog
HDL题库练习--题目来源HDLBits
写在开头：HDLBits上有很多
Verilog
HDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man
·
2023-10-25 17:21
数字IC
学习总结
FPGA
Verilog
HDL
（146）
Verilog
编程：8线-3线优先编码器
（146）
Verilog
编程：8线-3线优先编码器1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）
Verilog
编程：8线-3线优先编码器；5）结束语。
宁静致远dream
·
2023-10-25 17:50
FPGA求职核心竞争力
fpga开发
HDLBits-
Verilog
学习小结（三）Vector
目录1Vector简述2Vector基础2.1DeclaringVectors2.1.1Implicitnets2.1.2Unpackedvs.PackedArrays2.2AccessingVectorElements2.2.1Partselect2.2.2splitsaninput2.2.3Reversethebyte2.3Bitewiseoperators2.3.1Bitewisevslog
Ryzen3
·
2023-10-25 17:17
Verilog
verilog
Verilog
开发神器--
Verilog
Mode
“
Verilog
mode插件，提升
verilog
开发效率，让摸鱼变得顺理成章。”
CrazyUncle
·
2023-10-25 17:17
Linux
Verilog
集成电路
vim
linux
verilog_mode
生成代码
自动例化
hdlbits系列
verilog
解答（向量级联）-18
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述级联运算符允许将向量连接在一起以形成更大的向量。
zuoph
·
2023-10-25 17:17
verilog语言
fpga开发
HDLBits答案汇总
HDLBits网站链接
Verilog
LanguageBasicsVectorsModules:HierarchyProceduresMore
Verilog
FeaturesCircuitsCombinationalLogicBasicgatesMultiplexersArithmeticCircuitsKarnaughMap
日拱一卒_未来可期
·
2023-10-25 09:42
verilog
HDLBits答案(3)_
Verilog
模块的例化与调用
HDLBits_
Verilog
模块的例化与调用HDLBits链接模块只要使用的所有模块都属于同一个项目，就可以通过在模块内部实例化一个模块来创建模块的层次结构。
日拱一卒_未来可期
·
2023-10-25 09:12
verilog
基于数字电路交通灯信号灯控制系统设计-基于单片机病房温度监测与呼叫系统设计-基于STM32的无线蓝牙心电监护仪系统设计-基于STM32的智能蓝牙温控风扇控制设计-基于STM32的智能温室控制系统设计
1617基于数字电路交通灯信号灯控制系统设计（仿真电路，论文报告）摘要：交通灯控制系统在城市交通控制中发挥着重要的作用，本次课程设计就是以城市交通灯控制系统为背景的，主要通过运用学过的数字
电路设计
的知识完成基础的交通灯基本功能
BINGHANYULENG
·
2023-10-25 07:16
stm32
嵌入式硬件
51单片机
单片机
c语言
基于单片机控制的音乐盒设计
**单片机设计介绍文章目录一概要二、音乐盒设计框图及流程三、
电路设计
总图四、系统软件设计4.1音乐设计程序4.2LCD显示程序设计五、程序程序六、文章目录一概要 本文设计了一款基于STC89C52单片机的音乐盒
01单片机设计
·
2023-10-25 07:08
单片机
单片机
嵌入式硬件
基于数字电路交通灯信号灯控制系统设计-单片机设计
论文报告文章目录一概要二、功能设计设计思路三、软件设计原理图五、程序文档六、文章目录一概要 交通灯控制系统在城市交通控制中发挥着重要的作用，本次课程设计就是以城市交通灯控制系统为背景的，主要通过运用学过的数字
电路设计
的知识完成基础的交通灯基本功能
01单片机设计
·
2023-10-25 07:34
单片机
1024程序员节
Ubuntu下Icarus的i
verilog
+gtkwave的FPGA波形仿真
i
verilog
+vvp+gtkwave相当于modelsim等波形仿真工具，i
verilog
+gtkwave完全免费，但是modelsim软件需要破解。
OpenS_Lee
·
2023-10-25 04:59
频率计设计-8086&Proteus仿真&C语言汇编混编
频率计设计一、设计任务1.1课程设计任务1.2具体要求二、系统
电路设计
2.1方案设计与分析2.2.1方案设计2.2.2方案分析2.28086控制
电路设计
2.3地址总线
电路设计
2.48253定时/计数
电路设计
RobinChan730
·
2023-10-24 23:58
c语言
proteus
单片机
asm
【Chips】如何用DPI调用C++程序，并成功仿真
Title：如何用DPI调用C++程序，并成功仿真前言之前试了用DPI调用C程序，很方便，两行解决：一行在
Verilog
/SV中加import"DPI-C"functionint函数名；一行在VCScompile
仰天倀笑
·
2023-10-24 22:14
数字IC与芯片
DPI
VCS
verlog
芯片
集成电路
解决proteus仿真时出现的错误 Cannot open 'C:\User\***\AppDate\Local\Temp\LISA4832.SDF'
学习单片机和数字
电路设计
都要用到Proteus仿真软件对电路图进行模拟仿真，这时候如果你的电脑用户名含中文字符就会报如下错误。
代码小学生&
·
2023-10-24 21:52
硬件工程师离不开的那些
电路设计
工具
利用EDA工具，可以将电子产品从
电路设计
、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。
呼啦啦的爱
·
2023-10-24 20:50
Verilog
/C++实现排序算法
Verilog
/C++实现排序算法1、冒泡排序算法冒泡排序是一种简单的交换类排序。冒泡排序算法的原理如下：1、比较相邻的元素。如果第一个比第二个大，就交换他们两个。
OliverH-yishuihan
·
2023-10-24 15:39
数据结构与算法
排序算法
算法
数据结构
FPGA实现UDP视频传输，带抓拍和录像功能，纯
verilog
代码 提供工程源码和技术支持
UDP视频传输详细设计方案ov5640寄存器配置UDP发送设计6、vivado工程详解7、上板调试验证并演示8、验证演示视频9、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：
verilog
9527华安
·
2023-10-24 10:40
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
udp
ov5640
图像处理
网络通信
紫光同创FPGA实现图像去雾 基于暗通道先验算法 纯
verilog
代码加速 提供2套工程源码和技术支持
目录1、前言免责声明本去雾模块的特点2、目前我这里已有的图像处理方案3、设计思路框架SD卡初始化SD卡读操作SD卡读图片OV5640摄像头配置及采集HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块图像去雾模块详解HDMI输出4、PDS工程1详解：SD卡提供有雾图片5、PDS工程2详解：OV5640输入6、上板调试验证并演示准备工作SD卡制作静态演示动态演示7、福利：工程源码获取紫光
9527华安
·
2023-10-24 10:05
菜鸟FPGA图像处理专题
fpga开发
紫光同创FPGA
图像去雾
暗通道先验算法
verilog
1024程序员节
Xilinx的FIR滤波器IP的设计与仿真
平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：
Verilog
HDL参考文件：pg149.下载地址FIRCompilerLogiCOREIPProductGuide
爱漂流的易子
·
2023-10-24 09:23
fpga开发
matlab
Verilog
编译预处理
文章目录一、简介二、宏定义`define三、文件包含`include四、时间尺度`timescale五、条件编译`ifdef参考一、简介编译预处理是
Verilog
HDL编译系统的一个组成部分。
暴风雨中的白杨
·
2023-10-23 22:17
FPGA
fpga
预编译
ifdef
Verilog
generate
Verilog
generate文章目录
Verilog
generategenerate用法generate-forgenerate-ifgenerate-case应用分析1.循环生成构造2.条件生成构造3
暴风雨中的白杨
·
2023-10-23 22:47
FPGA
fpga开发
讲解：CSCI 2121、Assembly Language、Python，c/c++、Java，PythonSQ
CSCI2121:ComputerOrganizationandAssemblyLanguageLab4DesignSequentialCircuitsin
Verilog
IIThursday14thFebruary
tk81440
·
2023-10-23 20:05
上一页
26
27
28
29
30
31
32
33
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他