E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog项目实践
《C#从入门到
项目实践
》笔记4
《C#从入门到
项目实践
》基础知识第4章第4章C#程序开发基础——数据类型与运算符声明4.1数据类型概述4.2数据类型之间的转换4.2.1隐式转换4.2.2显式转换4.2.3使用Convert进行任意类转换
小城苏夏
·
2023-11-04 06:22
c#
visual
studio
unity
经验分享
面试
AI：53-基于机器学习的字母识别
无论你是初学者还是经验丰富的数据科学家，通过案例和
项目实践
，掌握核心概念和实用技能。每篇案例都包含代码实例，详细讲解供大家学习。
一见已难忘
·
2023-11-04 06:43
AI领域专栏
人工智能
机器学习
FPGA实现HDMI转LVDS视频输出，纯
verilog
代码驱动，提供4套工程源码和技术支持
目前我这里已有的图像处理方案3、本LVDS方案的特点4、详细设计方案设计原理框图视频源选择静态彩条IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯
verilog
9527华安
·
2023-11-04 06:32
菜鸟FPGA图像处理专题
fpga开发
音视频
HDMI
LVDS
verilog
FPGA实现LVDS视频输出，纯
verilog
代码驱动，提供2套工程源码和技术支持
8bitLVDS6、vivado工程2：双路8bitLVDS7、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项8、上板调试验证9、福利：工程代码的获取FPGA实现LVDS视频输出，纯
verilog
9527华安
·
2023-11-04 06:02
菜鸟FPGA图像处理专题
fpga开发
LVDS
verilog
视频教程-华为HCNP/HCIP路由交换高级网络工程师-华为认证
授课风格严禁细致，上课气氛活跃有趣，擅长将理论和
项目实践
结合，深受学员喜欢。带领学员进入一线IT名企，包括网易、腾讯、阿里、中国移动、中国电信、绿盟科技、亚信科技、神州数码等。
weixin_34507319
·
2023-11-03 19:54
FPGA驱动LCD1602（IIC）
Verilog
代码（四）------ 顶层模块
一、概述顶层模块就是例化lcd初始化模块和写命令/数据模块，然后把两个模块连接起来就完成了先贴一下最后实现的效果图顶层模块代码如下二、
Verilog
代码modulelcd_drive(inputclk,
努力向前的小徐
·
2023-11-03 18:08
FPGA学习
fpga开发
verilog
python
verilog
顶层连线_FPGA中顶层模块与各子模块之间的连接线类型
顶层模块：mix_modulemodulemix_module(CLK,RSTn,Flash_LED,Run_LED);inputCLK;inputRSTn;outputFlash_LED;output[2:0]Run_LED;/**********************************///wireFlash_LED;//regFlash_LED;flash_moduleU1(.CLK
weixin_39736934
·
2023-11-03 18:05
python
verilog顶层连线
FPGA
Verilog
基本语法及模块说明
文章目录1.FPGA
Verilog
基本语法及其说明（附）assign/always语法格式2.模块（module）2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔
·
2023-11-03 18:01
fpga开发
#()的用法【FPGA】
在
Verilog
中，#()是一个参数化的模块声明，用于定义模块的参数。这些参数可以在模块实例化时被传递，以便在模块内部使用。#()中的参数可以是数字、字符串或其他参数化模块。
cfqq1989
·
2023-11-03 18:26
FPGA
fpga开发
顶层模块【FPGA】
在
Verilog
中，顶层模块是整个设计的最高层次，它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口，以及各个子模块之间的连接方式。
cfqq1989
·
2023-11-03 18:18
FPGA
fpga开发
scrapy项目入门指南
优点基本组件概念Scrapy主要包含5大核心组件：引擎（scrapy）调度器（Scheduler）下载器（Downloader）爬虫（Spiders）项目管道（Pipeline）
项目实践
开发环境：win10
BatFor、布衣
·
2023-11-03 15:16
爬虫
python
爬虫
hdlbits系列
verilog
解答（优化32位加法器）-27
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述行波进位加法器（参见前一个练习）的一个缺点是，加法器计算执行的延迟（在最坏的情况下，从最初进位开始）相当慢，并且第二级加法器在第一阶段加法器完成之前无法开始计算其执行
zuoph
·
2023-11-03 15:36
verilog语言
fpga开发
AI：49-基于深度学习的杂草识别
无论你是初学者还是经验丰富的数据科学家，通过案例和
项目实践
，掌握核心概念和实用技能。每篇案例都包含代码实例，详细讲解供大家学习。
一见已难忘
·
2023-11-03 10:34
AI领域专栏
人工智能
深度学习
Verilog
Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决
一个案例：待测试模块输入输出为：TestBench测试文件为：一仿真，报错concurrentassignmenttoanon-net‘xxxx’isnotpermitted原因分析：对于待测试模块的输出“dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为reg型，须改为wire型。对于模块中的输出来说即，不能以TestBench中的reg型赋值给被测模块作为
奇点FPGA
·
2023-11-03 09:55
Verilog
Tips
verilog
fpga
FPGA、vivado、
Verilog
使用过程中的一些问题记录
1.关于做仿真的报错今天在写完测试文件做仿真时出现以下错误：[VRFC10-529]concurrentassignmenttoanon-netright_a1isnotpermitted[“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37]经查找发现：不管子模块本身的输出是wire型还是reg型
天津大学微电子小学生
·
2023-11-03 09:25
vivado
FPGA
【
verilog
】vivado报错： syntax error near non-printable character with the hex value“0xa3“
【vivado】syntaxerrornearnon-printablecharacterwiththehexvalue"0xa3"写作时间：2021-03-17目录：1.问题现象2.解决方法3.总结正文：1.问题现象：报错，如下图：这句英文的意思是：语法报错，使用了不合法的字符。=并不是逻辑的问题，先放心，英文已经说的很明白了。2.解决方法：仔细查查了，原来是冒号“：”的中文书写与英文的有一点不
三青山上种萝卜
·
2023-11-03 09:53
FPGA
vivado
syntax
error
vivado报错信息学习过程更新
verilog
调试过程1.先进入tools进行windowpreference进行变量地址显示1——>22.从信号报错的先后/因果找3.先找tb的错误到例化模块的错误，因为信号是从tb到模块中3.例化模块中使用
WATER_X
·
2023-11-03 09:52
verilog
学习
fpga开发
vivado 报错之procedural assignment to a non-register result is not permitted“
在
Verilog
中，当使用always块时，其中的赋值操作应该只用于寄存器类型的变量，比如reg类型。非寄存器类型的信号（比如wire）不能在always块内进行赋值。
JNU freshman
·
2023-11-03 09:52
vivado
fpga开发
vivado
解决方案 | 3D视觉引导活塞杆正反抓取
基于大量的客户需求和
项目实践
，富唯智能在轴棒类工件正反抓
Fuweizn
·
2023-11-03 06:34
智能机器人
3d
人工智能
计算机视觉
机器人
制造
自动化
初步了解FPGA中的HLS
与VHDL/
Verilog
有什么关系?HLS是什么？
饿丸
·
2023-11-03 05:49
嵌入式
FPGA
hls
FPGA基础之HLS
FPGA基础之HLS目录一、HLS基本知识简述1、HLS简介2、IntelHLS的编译器3、HLS相关知识概念4、HLS属于研究重点原因二、HLS技术认识1、与VHDL/
Verilog
关系2、关键技术问题
兄弟抱一下~
·
2023-11-03 05:17
FPGA
HLS
AI：46-基于深度学习的垃圾邮件识别
无论你是初学者还是经验丰富的数据科学家，通过案例和
项目实践
，掌握核心概念和实用技能。每篇案例都包含代码实例，详细讲解供大家学习。
一见已难忘
·
2023-11-03 02:40
AI领域专栏
人工智能
深度学习
第4课 多姿多彩
三、
项目实践
Step1:添加多个舞台背景。课程内
少儿编程王
·
2023-11-03 01:30
hdlbits系列
verilog
解答（加减法器）-28
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述可以通过将其中一个输入变为负来从加法器构建加法器-减法器，这相当于将其输入反相然后加1。
zuoph
·
2023-11-02 22:05
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块2）-30
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述对于硬件综合，有两种类型的always相关块：Combinational:always@(*)--组合逻辑Clocked:always@
zuoph
·
2023-11-02 22:05
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块）-29
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述由于数字电路由用网线连接的逻辑门组成，因此任何电路都可以表示为模块和赋值语句的某种组合。然而，有时这不是描述电路的最方便方式。
zuoph
·
2023-11-02 22:35
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块if语句）-31
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述if语句通常创建一个2对1多路复用器，如果条件为true，则选择一个输入，如果条件为false，则选择另一个输入。
zuoph
·
2023-11-02 21:23
verilog语言
fpga开发
关于阿里云轻量级服务器封25和465端口无法发送邮件问题的解决方案
最近在进行Maven
项目实践
,将项目部署到阿里云阿里云轻量级服务器上时,发现在自己电脑上测试可用的发送邮件工具类无法使用.上网查阅资料,得知是阿里云封掉了发送邮件的25和465端口.于是在网上找到了以下工具类
Princar
·
2023-11-02 16:04
Java基础
邮件
Java
Maven
25端口
AI：48-基于卷积神经网络的气象图像识别
无论你是初学者还是经验丰富的数据科学家，通过案例和
项目实践
，掌握核心概念和实用技能。每篇案例都包含代码实例，详细讲解供大家学习。
一见已难忘
·
2023-11-02 16:55
AI领域专栏
人工智能
cnn
神经网络
AI：50-基于深度学习的柑橘类水果分类
无论你是初学者还是经验丰富的数据科学家，通过案例和
项目实践
，掌握核心概念和实用技能。每篇案例都包含代码实例，详细讲解供大家学习。
一见已难忘
·
2023-11-02 16:55
AI领域专栏
人工智能
深度学习
分类
FPGA基础知识
FPGA基础知识目录FPGA基础知识FPGA介绍数字集成电路分类PLDPLD分类：PLD原理HDL数字系统设计
Verilog
与C的区别：FPGA介绍数字集成电路分类通用集成电路：比如单片机，74系列IC
一只活蹦乱跳的大鲤鱼
·
2023-11-02 15:30
FPGA_SPARTAN6学习
fpga
Verilog
刷题[hdlbits] ：Module add
题目：ModuleaddYouaregivenamoduleadd16thatperformsa16-bitaddition.Instantiatetwoofthemtocreatea32-bitadder.Oneadd16modulecomputesthelower16bitsoftheadditionresult,whilethesecondadd16modulecomputestheuppe
卡布达吃西瓜
·
2023-11-02 14:56
verilog
fpga开发
verilog
hdlbits
【
Verilog
教程】7.3
Verilog
串行 FIR 滤波器设计
串行FIR滤波器设计设计说明设计参数不变，与并行FIR滤波器参数一致。即，输入频率为7.5MHz和250KHz的正弦波混合信号，经过FIR滤波器后，高频信号7.5MHz被滤除，只保留250KMHz的信号。输入频率：7.5MHz和250KHz采样频率：50MHz阻带：1MHz-6MHz阶数：15（N=15）串行设计，就是在16个时钟周期内对16个延时数据分时依次进行乘法、加法运算，然后在时钟驱动下输
高山仰止景
·
2023-11-02 14:26
Verilog教程
fpga开发
verilog
算法
Modelsim自动化仿真——modelsim脚本不用学
每次编译
Verilog
程序后，都需要手动添加波形，还在这样低效率的操作么？解决办法——使用Modelsim脚本命令。
AccFPGA
·
2023-11-02 12:42
FPGA设计
fpga/cpld
仿真器
#parameter【FPGA】
在
Verilog
中，#parameter用于指定延迟时间。
cfqq1989
·
2023-11-02 08:33
FPGA
fpga开发
Quartus-ll 采用三种方法实现 D 触发器功能仿真及时序波形仿真详细步骤
2.1新建工程2.2创建原理图文件2.3编译原理图文件2.4创建VWF文件2.5波形仿真三、调用D触发器并仿真3.1新建工程3.2创建原理图文件3.3编译原理图文件3.4创建VWF文件3.5波形仿真四、用
Verilog
网盘已清空，链接已失效
·
2023-11-02 00:04
quarus-ll
博客系统自动化测试
项目实践
文章目录一.测试需求分析1.功能分析2.非功能分析二.制定测试方案（计划+策略）三.编写测试用例四.执行自动化测试用例五.编写测试报告六.项目总结一.测试需求分析1.功能分析通过功能测试需求分析2.非功能分析非功能分析主要从:界面,性能,安全性,兼容性,可维护性等来分析界面布局、排版美观，设计符合当下时代。界面的按键和跳转能够正常使用。性能跳转页面不超过3秒。执行业务逻辑不超过3秒。安全防止用户数
努力变好的zz
·
2023-11-01 23:27
JAVA
功能测试
自动化
Verilog
语言要素（二）
1
Verilog
语言要素1.2标识符-关键字-属性1.2.1标识符(Identifier)规范原文如下：Anidentifierisusedtogiveanobjectauniquenamesoitcanbereferenced.Anidentifieriseitherasimpleidentifieroranescapedidentifier
xduryan
·
2023-11-01 22:46
Verilog语法基础
verilog
Verilog
语言要素（三）
1
Verilog
语言要素1.3常量（ConstantNumbers）规范原文如下：Constantnumberscanbespecifiedasintegerconstantsorrealconstants
xduryan
·
2023-11-01 22:46
Verilog语法基础
fpga开发
FPGA设计CPU书籍
1、自己动手写CPU 本书使用
Verilog
HDL设计实现了一款兼容MIPS
电路_fpga
·
2023-11-01 15:08
书籍推荐
fpga开发
Verilog
inout端口使用详解
理解来源特权同学-https://www.eefocus.com/ilove314/blog/11-09/231507_10e01.htmlinout用法浅析 有感于之前IIC通信中第一次使用
verilog
jk_101
·
2023-11-01 10:24
FPGA
fpga开发
【【FIFO to multiplier to RAM的
verilog
代码 和 testbnench 】】
FIFOtomultipliertoRAM的
verilog
代码和testbnench只完成了单个数据的传输大数据需要修改tb或者基本连线FIFO.v//synchronousfifomoduleFIFO_syn
ZxsLoves
·
2023-11-01 10:21
FPGA学习
fpga开发
MyBatis-Plus实现数据库curd操作（
项目实践
，Springboot项目）
目录1、mp是什么实例：2、mp实现添加查询①、主键策略②、添加实体③、添加mapper实现元对象处理器接口④、添加测试类，进行功能测试：（查询操作）⑥、插入操作3、mp自动填充乐观锁4、查询①、通过多个id批量查询②、简单查询③、分页查询编写分页代码5、删除6、mp逻辑删除①、物理删除和逻辑删除②、逻辑删除的使用场景：③、逻辑删除实现流程④、测试逻辑删除后的查询1、mp是什么MyBatis-Pl
北街风
·
2023-11-01 05:52
mybatis
mybatis
mysql
java
spring
VScode配置
verilog
环境(代码补全，报错，波形仿真)
VScode配置
verilog
环境在win11的系统里，ise软件不能运行，而在虚拟机中ise的配置也很费劲，今天在这里教大家在VScode中玩转
Verilog
。
晓山青.
·
2023-11-01 05:24
vscode
ide
vscode搭建
Verilog
环境
VScode搭建
Verilog
源码开发环境记录【2023-7-21更新】目录VScode搭建
Verilog
源码开发环境记录【2023-7-21更新】一、从官网下载安装VScode二、登录账号同步数据（如果已有
月见团子tsukimi
·
2023-11-01 05:53
日常运维
vscode
fpga开发
ide
Windows下高效
Verilog
/System
Verilog
开发环境搭建
Windows下高效
Verilog
/System
Verilog
开发环境搭建0.前言在我们工程设计的过程中，经常会存在不直接跑EDA软件（如VivadoQuartus）编写
Verilog
以及SV代码的情景
Jasper兰
·
2023-11-01 05:52
FPGA
fpga
VERILOG
systemverilog
芯片
vscode
用Vscode编辑
verilog
代码配置
这篇教程感觉很详细了，我这里分享一下vscode和插件的安装包链接，都是官网下载的，放心食用：用VSCode编辑
verilog
代码、i
verilog
编译、自动例化、自动补全、自动格式化等常用插件链接：https
ChipChatter
·
2023-11-01 05:22
FPGA
vscode
fpga开发
ide
在VSCode中配置
Verilog
仿真环境（详细示例）
引言最近刚接触数字逻辑这门课，需要用到
Verilog
并配套Vivado编程，但是本人觉得Vivado内的操作较为繁琐，并且课上对
Verilog
涉及不多，容易导致新手在实际编写时遇到各种问题。
啥也不ⅠⅪ
·
2023-11-01 05:22
vscode
ide
编辑器
fpga开发
vscode配置
Verilog
环境（Vivado+vscode）
vscode配置
Verilog
环境（Vivado+vscode）一.替换vivado默认文本编辑器二.在vscode中安装相关插件1.安装
verilog
扩展2.实现自动纠错3.自动生成Testbench
龙山小花花
·
2023-11-01 05:51
编辑器
windows
Vscode环境下
Verilog
/ System
Verilog
格式化工具推荐及安装配置方法
最近尝试了几款
Verilog
代码格式化工具，之前一直没有找到效果十分满意的工具，这次找到了谷歌推出的这款工具，同时支持
Verilog
和System
Verilog
，效果非常好，支持自定义的格式化参数也很丰富
lanclouds
·
2023-11-01 04:20
fpga开发
vscode
上一页
20
21
22
23
24
25
26
27
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他