verilog 第9页

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS

不怕娜·2024-01-08 22:48

要不要写点啥

cpu、systemc、verilog乱七八糟看了一大堆，一直没系统总结过，感觉都是看完两周就忘的节奏。。。脑瓜疼

crazyskady·2024-01-08 09:01

Verilog语言入门教程 —— 总目录

语法篇Verilog简介设计方法和设计流程Verilog基本格式和语法Verilog数据类型Verilog数值表示Verilog操作符与表达式工具篇免费开源的verilog仿真工具：icarusverilog

元存储·2024-01-08 07:35

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。本文以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093为例，说明DDR芯片的操作过程。该芯片的datasheet可以从厂商官网下载得到：（https://w

wjh776a68·2024-01-08 07:34

Verilog学习记录

目录一、Verilog简介（一）Verilog的主要特性（二）Verilog的主要应用（三）Verilog设计方法二、Verilog基础语法（一）标识符和关键字（二）Verilog数据类型2.2.1线网

好啊啊啊啊·2024-01-08 07:34

Verilog 入门简明教程

专栏《Verilog语言入门教程》小于：=小于等于：>赋值操作符：直接赋值：=等效赋值：>=无符号右移赋值：=位选择操作符：索引选择：[]切片选择：[:]选择运算符：{}其他操作符：条件运算符：?

元存储·2024-01-08 07:33

「HDLBits题解」7458

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：7458-HDLBitsmoduletop_module(inputp1a

UESTC_KS·2024-01-08 04:16

「HDLBits题解」Norgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Norgate-HDLBitsmoduletop_module(inputa

UESTC_KS·2024-01-08 04:46

「HDLBits题解」Xnorgate

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Xnorgate-HDLBitsmoduletop_module(inputa

UESTC_KS·2024-01-08 04:46

「HDLBits题解」Wire decl

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Wiredecl-HDLBits`default_nettypenonemoduletop_module

UESTC_KS·2024-01-08 04:44

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA和VerilogHDL

网易独家音乐人Mike Zhou·2024-01-08 04:26

vivado中verilog编写RAM与IP核生成RAM

在一些工程中我们需要用到RAM存储，就需要使用RAM，本文介绍两种RAM的实现方式，一种是用verilog编写的RAM，另一种就是基于vivado用IP核生成的RAM，在vivado中生成的RAM可能在其他的环境下编译不同过

春风沂水丶·2024-01-07 23:33

verilog readmemh readmemb

用法$readmemh("hex_mem_file",mem,[start_address],[end_address])$readmemb("bin_mem_file",mem,[start_address],[end_address])hex_mem_file十六进制文本空格分隔bin_mem_file二进制文本空格分隔mem存储数组start_address起始地址可选end_address

yvee·2024-01-07 23:21

浅谈Verilog代码的执行顺序

一、组合逻辑和时序逻辑数字电路可以分成两大类，一类叫组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路：由门电路组成，其某一时刻的输出状态只与该时刻的输入状态有关，而与电路原来的状态无关，并没有记忆功能。时序逻辑电路：由锁存器、触发器和寄存器等单元组成，其某一时刻的输出状态不仅与该时刻的输入状态有关，而且与电路原来的状态有关，具有记忆功能。而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的

STATEABC·2024-01-07 21:39

14.10-其他阻塞和非阻塞混合使用的原则

1，同时使用阻塞和非阻塞赋值Verilog语法并没有禁止将阻塞和非阻塞赋值自由地组合在一个always块里。虽然Verilog语法是允许这种写法，但不建议在可综合模块的编写中采用这种风格。

向兴·2024-01-07 15:21

【IC设计】移位寄存器

目录理论讲解背景介绍什么是移位寄存器按工作模式分类verilog语法注意事项设计实例循环移位寄存器算术双向移位寄存器5位线性反馈移位寄存器伪随机码发生器3位线性反馈移位寄存器32位线性反馈移位寄存器串行移位寄存器

观千剑而识器·2024-01-07 13:48

[Verilog语言入门教程] 乘法器详解与设计/仿真

专栏《Verilog》<<<<返回总目录<<<<乘法器可以分为以下5种类型：顺序乘法器（SequentialMultiplier）：顺序乘法器是最简单的乘法器类型，采用逐位相乘的方法实现。

元存储·2024-01-06 11:51

「Verilog学习笔记」任意奇数倍时钟分频

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleclk_divider#(parameterdividor=5)

KS〔学IC版〕·2024-01-06 11:20

大一，如何成为一名fpga工程师?

1、数电（必须掌握的基础），然后进阶学模电（选学），2、掌握HDL（HDL=verilog+VHDL）可以选择verilog或者VHDL，建议verilog就行。

宸极FPGA_IC·2024-01-06 11:18

「Verilog学习笔记」编写乘法器求解算法表达式

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecalculation(inputclk,inputrst_n,

KS〔学IC版〕·2024-01-06 07:38

【Synopsys工具使用】2.Verdi的使用

Verdi查看逻辑原理图用VCS生成波形文件并用Verdi打开编写Makefile文件：all:findcomfind:find-name"*.v">file.listcom:vcs-full64-sverilog-debug_all-fsdb-ffile.list-lcom.logsim

PPRAM·2024-01-06 04:07

MATLAB/simulink HDLCoder生成DDS quartus项目

一、什么是HDLCoderHDLCoder通过从MATLAB函数、Simulink模型和Stateflow图中生成可移植、可综合的Verilog®和VHDL

萨文摩尔杰·2024-01-05 23:42

HDB3 的编码与译码 ①（MATLAB 实现）2021-9-11

最终的目的是使用Verilog语言完成一个HDB3的编码器和译码器。一、HDB3码是什么？HDB3全称（HighDensityBipolaroforder3cod

@可口可乐·2024-01-05 23:40

2020-01-13硬件设计语言版本更新与Vivado 2018.3支持

VHDL和verilog是两种国际公认的硬件编程语言，版本更替如下：IEEEStd1364-2001_IEEEStandardforVerilogHardwareDescriptionLanguage=

az1981cn·2024-01-05 19:31

使用VIVADO LICENSE 加密VHDL/Verilog 文件（一）

第一步：license获取到赛灵思官网申请IEEE1735V2的license，或者通过赛灵思代理商申请。（建议后者，前者可能不会有回复）。第二步，加载license，使能加密功能。第三步，根据需求创建密钥文件。根据自身需求，更改是否加密仿真等情况,一般通过falsetrue选择。文件下内容如下：`pragmaprotectversion=2`pragmaprotectencrypt_agent=

希言自然也·2024-01-05 16:18

Verilog中的FIFO设计-异步FIFO篇

0写在前面在上篇文章中，我们介绍了同步FIFO，介绍了FIFO的重要参数，并给出了同步FIFO设计代码，本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图image并且指出，该图适用于所有的FIFO，这次我们先看看异步FIFO内部的大体框图image异步FIFO主要由五部分组成：写控制端、读控制端、FIFOMemory和两个时钟同步端写控制端用于判断是否可以写入数据

行走的BUG永动机·2024-01-05 12:43

Quartus II 13.1的安装及使用

QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3Verilog环境搭建|菜鸟教程学习Verilog做仿真时，可选择不同仿真环境。

lbaihao·2024-01-05 09:05

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

9527华安·2024-01-05 06:09

「Verilog学习笔记」求最小公倍数

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网题目要求求解两个数的最小公倍数，而最小公倍数可以通过两个数的乘积除以两个数的最小公约数得到。

KS〔学IC版〕·2024-01-05 06:37

PCI Verilog IP 设计

1PCIIP设计虽然PCI已经逐渐淘汰，但是还是有不少应用需要这样的接口通讯。设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平，不像PCIe需要高速收发器、8b/10b编码等技术的支持，因此设计一个基于源码的PCIIP是完全可行的，并且我们设计的IP也确实经过了验证。1.1功能需求l接收FPGA其它模块的参

Hello-FPGA·2024-01-04 19:15

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个

Jade-YYS·2024-01-04 11:20

数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景

update_names1）为了避免和verilog语法保留的一些关键词，比如input，output这些，是不允许存在叫这类名字的wire等。

IC拓荒者·2024-01-04 09:09

【FPGA/verilog -入门学习16】fpga状态机实现

需求：用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据（每个时钟周期输入1bit），当检测到一串“101100”的输入数据时，产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后，输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,

王者时代·2024-01-03 17:06

【FPGA/verilog -入门学习15】vivado FPGA 数码管显示

1，需求：使用xc720开发板的8个数码管显示123456782，需求分析：75hc5951，74hc595驱动，将串行数据转换成并行输出。对应研究手册2，发送之前将要发的数据，合并成高8位:SEG,低8位：SEL,结合testbanch查看波形，使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input

王者时代·2024-01-03 17:34

「Verilog学习笔记」异步复位同步释放

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleali16(inputclk,inputrst_n,inputd

KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」全加器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网//对于半加器，只有输入a,b,输出和进位表示为：//S=a^b;①//C=a&b;②//全加器，在a,b的基础上增加了进位

KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」乘法与位运算

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网观察乘数的特点：1111_1011=1_0000_0000-1-100`timescale1ns/1nsmoduledajiang13

KS〔学IC版〕·2024-01-03 13:04

FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】【原理及verilog实现、仿真】篇FPGA技术江湖

一、半加器概念半加器，就是y=a+b，不考虑进位，如下真值表，a、b表示2个相加的数，y表示和，Co表示结果有没有进位从真值表可以得出，y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器，就是y=a+b+c_up，要考虑进位，如下真值表，a、b表示2个相加的数，c_up表示低位向本位的进位标志，Co表示计算结果有没有向高位进位。从真值表可以得出，y和Co的布尔表达式y=

ONEFPGA·2024-01-03 13:03

Verilog学习笔记HDLBits——Module：Hierarchy

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Module：Hierarchy1.Module2.Connectingportsbyposition3.Connectingportsbyname4.Threemodules5.Modulesandvectors6.Adder17.Adder28.Carry-aselectadder8.Adder-subtracto

小Rr丶·2024-01-03 13:03

「Verilog学习笔记」串行进位加法器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleadd_4(input[3:0]A,input[3:0]B,inputCi

KS〔学IC版〕·2024-01-03 13:03

verilog 常见位宽问题集合

verilog常见的位宽问题集合1.位宽不等wireb[31:0];assignb=5'b0;这种错误常见于赋值操作中。

被制作时长两年半的个人练习生·2024-01-03 02:33

有限状态机FSM的verilog描述

状态机中主要包含三个对象：-现态currentstateCS-次态nextstateNS-输出逻辑outlogicOL描述方式：①三段式描述：CS、NS、OL各自采用一个always语句块描述。②两段式描述：CS+NS采用一个always语句块描述，OL采用一个always语句块描述。orCS采用一个always语句块描述，NS+OL采用一个always语句块描述。③单段式描述：CS+NS+OL都

Marcia..·2024-01-02 19:15

2021-08-21Verilog三段式状态机的写法，标准示例和仿真。

Verilog三段式状态机的写法，标准示例和仿真。第一段：同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。第二段：当前状态判断接下来的状态。

ditou888·2024-01-02 19:45

FPGA系统性学习笔记连载_Day16【状态机：一段式、二段式、三段式】【原理及verilog仿真】篇

一、状态机再次给出状态机的示意图：1.1、摩尔型，输出只与状态寄存器的输出状态有关1.2、米粒型，输出不仅与状态寄存器的输出状态有关，还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构，状态机描述方式可分为：一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移，又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机

ONEFPGA·2024-01-02 19:43

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

概述在verilog中实现简单的图像处理操作。

亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。如果您没有开发板，请不要担心，您可以使用Verilator模拟器。

亚图跨际·2024-01-02 00:17

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择

云开处·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1

华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其

嵌入式小李·2024-01-01 23:22

推荐频道

verilog