E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
【FPGA教程1】
Verilog
基础语法
Verilog
基础语法1.常用关键字/保留字模块moduleendmodule输入输出信号inputoutputinout变量wirereg参数parameterlocalparam常数赋值alwaysassign
庚_
·
2023-11-05 03:29
fpga开发
hdlbits系列
verilog
解答（always块if语句2）-32
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述常见的错误来源：如何避免锁存器在设计电路时，首先要考虑电路：我想要这个逻辑门我想要一个具有这些输入并产生这些输出的组合逻辑我想要一个组合逻辑
zuoph
·
2023-11-04 21:47
verilog语言
fpga开发
【芯片设计- RTL 数字逻辑设计入门 2 - vcs 及 verdi 使用介绍】
1.2VCS波形生成及查看1.2.1verdi命令介绍1.2.2verdi波形查看上篇文章：芯片设计-RTL数字逻辑设计入门1-Linux环境下VCS与Verdi联合仿真1.1VCS编译环境VCS全称是
Verilog
CompilerSimulator
CodingCos
·
2023-11-04 20:23
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
verdi
DUMP_FSDB
vcs
fsdb
fsdbDumpvars
verdi -ssf
verilog
.vf打开多个波形，有的信号显示不完整
在使用verdi-ssf
verilog
.vf打开波形的时候，有的信号的波形会显示不完整，如下图所示前面的一段信号是空的，显示不出来。
甲六乙
·
2023-11-04 20:51
EDA
Verdi
verdi
eda
芯片验证
Verilog
学习--端口
端口端口是模块与外界交互的接口，对外部环境而言，模块内部是不可见的，对模块的调用只能通过端口连接进行端口基本语法约定端口必须被声明端口声明不可重复端口声明既可在端口列表内也可在列表外模块间的数据只能通过端口进行端口声明根据端口的方向，端口类型有3种：输入（input）、输出（output）和双向端口（inout）input和inout只能是wire型output既可以是wire也可以是reg需要保
行走的BUG永动机
·
2023-11-04 20:48
verilog
「
Verilog
学习笔记」奇偶校验
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析通常所说的奇偶校验：奇校验：对输入数据添加1位0或者1，使得添加后的数包含奇数个1；比如100，有奇数个1
正在黑化的KS
·
2023-11-04 19:56
Verilog学习笔记
Verilog
「
Verilog
学习笔记」异步复位的串联T触发器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析这道题目里我们有两个需要明确的点：1.什么是异步复位2.什么是串联的T触发器关于第一个点，可以看我的这篇文章
正在黑化的KS
·
2023-11-04 19:26
Verilog学习笔记
Verilog
Verilog
函数和任务
文章目录一、函数和任务简介二、
Verilog
函数function三、
Verilog
任务task四、函数vs任务4.1automatic修饰4.2函数vs任务4.2.1共同点4.2.2不同点一、函数和任务简介在
暴风雨中的白杨
·
2023-11-04 08:22
FPGA
fpga
verilog
Verilog
Testbench获取时钟沿
Verilog
Testbench获取时钟沿@(posedgeclk);//延迟10个周期repeat(10)@(posedgeclk);
暴风雨中的白杨
·
2023-11-04 08:21
FPGA
fpga
fpga开发
FPGA实现HDMI转LVDS视频输出，纯
verilog
代码驱动，提供4套工程源码和技术支持
目前我这里已有的图像处理方案3、本LVDS方案的特点4、详细设计方案设计原理框图视频源选择静态彩条IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯
verilog
9527华安
·
2023-11-04 06:32
菜鸟FPGA图像处理专题
fpga开发
音视频
HDMI
LVDS
verilog
FPGA实现LVDS视频输出，纯
verilog
代码驱动，提供2套工程源码和技术支持
8bitLVDS6、vivado工程2：双路8bitLVDS7、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项8、上板调试验证9、福利：工程代码的获取FPGA实现LVDS视频输出，纯
verilog
9527华安
·
2023-11-04 06:02
菜鸟FPGA图像处理专题
fpga开发
LVDS
verilog
DeiT：训练ImageNet仅用4卡不到3天的平民ViT | ICML 2021
在蒸馏学习时，DeiT以
卷积网络
作为teacher，能够结合当前主流的数据增强和训练策略来进一步提高性能。
VincentTeddy
·
2023-11-04 02:00
中心线提取的全
卷积网络
【IPMI 2019】
论文地址：Excellent-Paper-For-Daily-Reading/medicineatmain类别：医学时间：2023/11/02摘要论文提出了一种将端到端可训练多任务全
卷积网络
(FCN)与最小路径提取器相结合的中心线提取框架
夏天是冰红茶
·
2023-11-03 23:12
每日论文阅读
医学
深度学习
人工智能
中心线
Deep-learning
图
卷积网络
在药物研发中的应用综述尽管深度学习在很多领域在过去的几年取得了一定的成功，但是在分子信息和药物发现领域成功的应用依然有限。适用于深层架构的结构化数据方面的最新进展为药物研究开辟了新的范例。
斗战胜佛oh
·
2023-11-03 22:19
FPGA驱动LCD1602（IIC）
Verilog
代码（四）------ 顶层模块
一、概述顶层模块就是例化lcd初始化模块和写命令/数据模块，然后把两个模块连接起来就完成了先贴一下最后实现的效果图顶层模块代码如下二、
Verilog
代码modulelcd_drive(inputclk,
努力向前的小徐
·
2023-11-03 18:08
FPGA学习
fpga开发
verilog
python
verilog
顶层连线_FPGA中顶层模块与各子模块之间的连接线类型
顶层模块：mix_modulemodulemix_module(CLK,RSTn,Flash_LED,Run_LED);inputCLK;inputRSTn;outputFlash_LED;output[2:0]Run_LED;/**********************************///wireFlash_LED;//regFlash_LED;flash_moduleU1(.CLK
weixin_39736934
·
2023-11-03 18:05
python
verilog顶层连线
FPGA
Verilog
基本语法及模块说明
文章目录1.FPGA
Verilog
基本语法及其说明（附）assign/always语法格式2.模块（module）2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔
·
2023-11-03 18:01
fpga开发
#()的用法【FPGA】
在
Verilog
中，#()是一个参数化的模块声明，用于定义模块的参数。这些参数可以在模块实例化时被传递，以便在模块内部使用。#()中的参数可以是数字、字符串或其他参数化模块。
cfqq1989
·
2023-11-03 18:26
FPGA
fpga开发
顶层模块【FPGA】
在
Verilog
中，顶层模块是整个设计的最高层次，它包含了所有其他模块和子模块。顶层模块定义了整个设计的输入和输出端口，以及各个子模块之间的连接方式。
cfqq1989
·
2023-11-03 18:18
FPGA
fpga开发
深度学习系列-数据集介绍
最早的深度
卷积网络
LeNet便是针对此数据集的，当前主流深度学习框架几乎无一例外将MNIST数据集的处理作为介绍及入门第一教程，其中
飞天小小猫
·
2023-11-03 17:05
hdlbits系列
verilog
解答（优化32位加法器）-27
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述行波进位加法器（参见前一个练习）的一个缺点是，加法器计算执行的延迟（在最坏的情况下，从最初进位开始）相当慢，并且第二级加法器在第一阶段加法器完成之前无法开始计算其执行
zuoph
·
2023-11-03 15:36
verilog语言
fpga开发
Verilog
Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决
一个案例：待测试模块输入输出为：TestBench测试文件为：一仿真，报错concurrentassignmenttoanon-net‘xxxx’isnotpermitted原因分析：对于待测试模块的输出“dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为reg型，须改为wire型。对于模块中的输出来说即，不能以TestBench中的reg型赋值给被测模块作为
奇点FPGA
·
2023-11-03 09:55
Verilog
Tips
verilog
fpga
FPGA、vivado、
Verilog
使用过程中的一些问题记录
1.关于做仿真的报错今天在写完测试文件做仿真时出现以下错误：[VRFC10-529]concurrentassignmenttoanon-netright_a1isnotpermitted[“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37]经查找发现：不管子模块本身的输出是wire型还是reg型
天津大学微电子小学生
·
2023-11-03 09:25
vivado
FPGA
【
verilog
】vivado报错： syntax error near non-printable character with the hex value“0xa3“
【vivado】syntaxerrornearnon-printablecharacterwiththehexvalue"0xa3"写作时间：2021-03-17目录：1.问题现象2.解决方法3.总结正文：1.问题现象：报错，如下图：这句英文的意思是：语法报错，使用了不合法的字符。=并不是逻辑的问题，先放心，英文已经说的很明白了。2.解决方法：仔细查查了，原来是冒号“：”的中文书写与英文的有一点不
三青山上种萝卜
·
2023-11-03 09:53
FPGA
vivado
syntax
error
vivado报错信息学习过程更新
verilog
调试过程1.先进入tools进行windowpreference进行变量地址显示1——>22.从信号报错的先后/因果找3.先找tb的错误到例化模块的错误，因为信号是从tb到模块中3.例化模块中使用
WATER_X
·
2023-11-03 09:52
verilog
学习
fpga开发
vivado 报错之procedural assignment to a non-register result is not permitted“
在
Verilog
中，当使用always块时，其中的赋值操作应该只用于寄存器类型的变量，比如reg类型。非寄存器类型的信号（比如wire）不能在always块内进行赋值。
JNU freshman
·
2023-11-03 09:52
vivado
fpga开发
vivado
最完整的PyTorch数据科学家指南（2）
现在，对于
卷积网络
中的第一层，的数量in_channels将为3（RGB），并且out_channels用户可以定义数量。kernel_size大多采用3×3是，并且stride通常使用为1。
The_syx
·
2023-11-03 07:54
神经网络
python
机器学习
人工智能
深度学习
初步了解FPGA中的HLS
与VHDL/
Verilog
有什么关系?HLS是什么？
饿丸
·
2023-11-03 05:49
嵌入式
FPGA
hls
FPGA基础之HLS
FPGA基础之HLS目录一、HLS基本知识简述1、HLS简介2、IntelHLS的编译器3、HLS相关知识概念4、HLS属于研究重点原因二、HLS技术认识1、与VHDL/
Verilog
关系2、关键技术问题
兄弟抱一下~
·
2023-11-03 05:17
FPGA
HLS
hdlbits系列
verilog
解答（加减法器）-28
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述可以通过将其中一个输入变为负来从加法器构建加法器-减法器，这相当于将其输入反相然后加1。
zuoph
·
2023-11-02 22:05
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块2）-30
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述对于硬件综合，有两种类型的always相关块：Combinational:always@(*)--组合逻辑Clocked:always@
zuoph
·
2023-11-02 22:05
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块）-29
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述由于数字电路由用网线连接的逻辑门组成，因此任何电路都可以表示为模块和赋值语句的某种组合。然而，有时这不是描述电路的最方便方式。
zuoph
·
2023-11-02 22:35
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块if语句）-31
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述if语句通常创建一个2对1多路复用器，如果条件为true，则选择一个输入，如果条件为false，则选择另一个输入。
zuoph
·
2023-11-02 21:23
verilog语言
fpga开发
FPGA基础知识
FPGA基础知识目录FPGA基础知识FPGA介绍数字集成电路分类PLDPLD分类：PLD原理HDL数字系统设计
Verilog
与C的区别：FPGA介绍数字集成电路分类通用集成电路：比如单片机，74系列IC
一只活蹦乱跳的大鲤鱼
·
2023-11-02 15:30
FPGA_SPARTAN6学习
fpga
Verilog
刷题[hdlbits] ：Module add
题目：ModuleaddYouaregivenamoduleadd16thatperformsa16-bitaddition.Instantiatetwoofthemtocreatea32-bitadder.Oneadd16modulecomputesthelower16bitsoftheadditionresult,whilethesecondadd16modulecomputestheuppe
卡布达吃西瓜
·
2023-11-02 14:56
verilog
fpga开发
verilog
hdlbits
【
Verilog
教程】7.3
Verilog
串行 FIR 滤波器设计
串行FIR滤波器设计设计说明设计参数不变，与并行FIR滤波器参数一致。即，输入频率为7.5MHz和250KHz的正弦波混合信号，经过FIR滤波器后，高频信号7.5MHz被滤除，只保留250KMHz的信号。输入频率：7.5MHz和250KHz采样频率：50MHz阻带：1MHz-6MHz阶数：15（N=15）串行设计，就是在16个时钟周期内对16个延时数据分时依次进行乘法、加法运算，然后在时钟驱动下输
高山仰止景
·
2023-11-02 14:26
Verilog教程
fpga开发
verilog
算法
Modelsim自动化仿真——modelsim脚本不用学
每次编译
Verilog
程序后，都需要手动添加波形，还在这样低效率的操作么？解决办法——使用Modelsim脚本命令。
AccFPGA
·
2023-11-02 12:42
FPGA设计
fpga/cpld
仿真器
将知识图谱结合到地铁客流预测中：一个分散注意力关系图
卷积网络
该论文于2023年发表于《ExpertSystemsWithApplications》，文章基于知识图谱，提出了一种分割注意力关系图
卷积网络
（SARGCN）来进行客流预
当交通遇上机器学习
·
2023-11-02 09:42
知识图谱
网络
人工智能
#parameter【FPGA】
在
Verilog
中，#parameter用于指定延迟时间。
cfqq1989
·
2023-11-02 08:33
FPGA
fpga开发
Quartus-ll 采用三种方法实现 D 触发器功能仿真及时序波形仿真详细步骤
2.1新建工程2.2创建原理图文件2.3编译原理图文件2.4创建VWF文件2.5波形仿真三、调用D触发器并仿真3.1新建工程3.2创建原理图文件3.3编译原理图文件3.4创建VWF文件3.5波形仿真四、用
Verilog
网盘已清空，链接已失效
·
2023-11-02 00:04
quarus-ll
Verilog
语言要素（二）
1
Verilog
语言要素1.2标识符-关键字-属性1.2.1标识符(Identifier)规范原文如下：Anidentifierisusedtogiveanobjectauniquenamesoitcanbereferenced.Anidentifieriseitherasimpleidentifieroranescapedidentifier
xduryan
·
2023-11-01 22:46
Verilog语法基础
verilog
Verilog
语言要素（三）
1
Verilog
语言要素1.3常量（ConstantNumbers）规范原文如下：Constantnumberscanbespecifiedasintegerconstantsorrealconstants
xduryan
·
2023-11-01 22:46
Verilog语法基础
fpga开发
FPGA设计CPU书籍
1、自己动手写CPU 本书使用
Verilog
HDL设计实现了一款兼容MIPS
电路_fpga
·
2023-11-01 15:08
书籍推荐
fpga开发
Verilog
inout端口使用详解
理解来源特权同学-https://www.eefocus.com/ilove314/blog/11-09/231507_10e01.htmlinout用法浅析 有感于之前IIC通信中第一次使用
verilog
jk_101
·
2023-11-01 10:24
FPGA
fpga开发
【【FIFO to multiplier to RAM的
verilog
代码 和 testbnench 】】
FIFOtomultipliertoRAM的
verilog
代码和testbnench只完成了单个数据的传输大数据需要修改tb或者基本连线FIFO.v//synchronousfifomoduleFIFO_syn
ZxsLoves
·
2023-11-01 10:21
FPGA学习
fpga开发
VScode配置
verilog
环境(代码补全，报错，波形仿真)
VScode配置
verilog
环境在win11的系统里，ise软件不能运行，而在虚拟机中ise的配置也很费劲，今天在这里教大家在VScode中玩转
Verilog
。
晓山青.
·
2023-11-01 05:24
vscode
ide
vscode搭建
Verilog
环境
VScode搭建
Verilog
源码开发环境记录【2023-7-21更新】目录VScode搭建
Verilog
源码开发环境记录【2023-7-21更新】一、从官网下载安装VScode二、登录账号同步数据（如果已有
月见团子tsukimi
·
2023-11-01 05:53
日常运维
vscode
fpga开发
ide
Windows下高效
Verilog
/System
Verilog
开发环境搭建
Windows下高效
Verilog
/System
Verilog
开发环境搭建0.前言在我们工程设计的过程中，经常会存在不直接跑EDA软件（如VivadoQuartus）编写
Verilog
以及SV代码的情景
Jasper兰
·
2023-11-01 05:52
FPGA
fpga
VERILOG
systemverilog
芯片
vscode
用Vscode编辑
verilog
代码配置
这篇教程感觉很详细了，我这里分享一下vscode和插件的安装包链接，都是官网下载的，放心食用：用VSCode编辑
verilog
代码、i
verilog
编译、自动例化、自动补全、自动格式化等常用插件链接：https
ChipChatter
·
2023-11-01 05:22
FPGA
vscode
fpga开发
ide
在VSCode中配置
Verilog
仿真环境（详细示例）
引言最近刚接触数字逻辑这门课，需要用到
Verilog
并配套Vivado编程，但是本人觉得Vivado内的操作较为繁琐，并且课上对
Verilog
涉及不多，容易导致新手在实际编写时遇到各种问题。
啥也不ⅠⅪ
·
2023-11-01 05:22
vscode
ide
编辑器
fpga开发
上一页
20
21
22
23
24
25
26
27
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他