E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA公开课
循环解读,读出深意——《变色龙》教学反思
昨天请教同伴,如何用循环解读法来解读《变色龙》的人物形象,她也在准备
公开课
,说今天跟我说。今天下午她把思维导图发了我,虽然跟我想到的差不多,但
我是窈窕
·
2024-01-03 02:32
CPU/
FPGA
/专用 IC 访问外挂存储器等必须进行时序分析
CPU、
FPGA
(现场可编程门阵列)和专用集成电路(IC)访问外挂存储器时必须进行时序分析的原因是为了确保数据的正确性和系统的稳定性。
手搓机械
·
2024-01-03 02:31
fpga开发
设计规范
考研116
左右看了会浙大本科题,发现有些细节知识似乎和我在胡寿松教材上讲到的不一样,但总体来看难度似乎比讲到的要简单些;之后先根据看教材学习,感觉难消化的地方越来越多,并且重难点也分不清,学的很困惑,于是求助于石群老师的
公开课
懿狼说
·
2024-01-02 22:55
【学习成长】在磨砺中共生长——《
公开课
·炼就与生成》自序有感
文/杨芝兰
公开课
≠“表演课”
公开课
=“推门课”
公开课
≈“常态课”
公开课
=“共生课”作为一名教师,
公开课
是一种必备的技能。
杨芝兰河南尉氏
·
2024-01-02 22:39
【转】为什么
FPGA
难学?是因为你还没搞清背后的根源
经常看到有初学者的提问,本人零基础,想学
FPGA
,求有经验的人说说,我应该从哪入手,应该看什么教程,应该用什么学习板和开发板,看什么书等,希望有经验的好心人能够给我一些引导。
FPGA
到底怎么学呢?
刻一
·
2024-01-02 22:08
随笔
fpga开发
FPGA
——三段式状态机(1)
状态机全称是有限状态机(FiniteStateMachine、FSM),是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。状态机可根据控制信号完成预定的状态转换,由组合逻辑电路和寄存器组成,可由状态转换表或状态转换图描述。输出只和当前状态有关而与输入无关成为Moore型状态机,输出和当前状态、输入都有关称为Mealy型状态机。1、状态机标准好的状态机的标准很多,最重要的几个方面如下:
发光中请勿扰
·
2024-01-02 19:44
FPGA学习笔记
fpga开发
FPGA
状态机(FSM)的三段式推荐写法
用一段式建模FSM的寄存器输出的时候,必须要综合考虑现态在何种状态转移条件下会进入哪些次态,然后在每个现态的case分支下分别描述每个次态的输出,这显然不符合思维习惯;而三段式建模描述FSM的状态机输出时,只需指定case敏感表为次态寄存器,然后直接在每个次态的case分支中描述该状态的输出即可,根本不用考虑状态转移条件。本例的FSM很简单,如果设计的FSM相对复杂,三段式的描述优势就会凸显出来。
neufeifatonju
·
2024-01-02 19:44
FPGA
状态机
三段
FPGA
系统性学习笔记连载_Day16【状态机:一段式、二段式、三段式】 【原理及verilog仿真】篇
一、状态机再次给出状态机的示意图:1.1、摩尔型,输出只与状态寄存器的输出状态有关1.2、米粒型,输出不仅与状态寄存器的输出状态有关,还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构,状态机描述方式可分为:一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移,又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA
·
2024-01-02 19:43
fpga开发
学习
【二段式状态机】 fsm 输出打一拍写法
https://blog.csdn.net/ONE
FPGA
/article/details/125297745fsm2processmoduleauto_sell(inputclk,inputrst_n
黄埔数据分析
·
2024-01-02 19:43
fpga开发
【第24篇 觉心】献给520,觉察你们内心的小孩
适逢520,没有鲜花,没有礼物,没有陪伴,但依然想分享一篇之前在心理
公开课
上看到的文字,相信对处在恋爱关系中的朋友们,会很有帮助。每个人的内心,都有3种人格状态:内在父母。内在小孩。内在成人。
觉心Neoye
·
2024-01-02 17:14
教与研携手 学与思并肩——陶新小学青年教师大练兵
公开课
活动
为了有效落实“双减”政策,进一步加强教学研究,提升教育教学水平,同时加强课堂有效教学探索,增效提质,陶新小学在“双减”政策背景下,进行了“增效提质深耕课堂”的青年教师们同课异构的
公开课
活动。
洪薇景德镇市陶新小学
·
2024-01-02 15:12
姥姥就是有点“坏”
昨天,去幼儿园参加茉莉的
公开课
,对比去现场的几位家长,姥姥还真是觉得自己有点儿“坏”。孩子尿尿,家长跟进去提裤子;孩子喝水,家长赶
肚子_8574
·
2024-01-02 14:41
狼亦黠矣,屠亦智矣——项城市莲溪初级中学七年级语文组
公开课
活动
狼亦黠矣,屠亦智矣——项城市莲溪初级中学七年级语文组
公开课
活动为了提高我校语文教师教育教学水平,给教师们搭建展示风采、交流提升的舞台。
悠之不语斋
·
2024-01-02 13:16
作文课的新突破
直到看了黄厚江老师的《从此爱上作文课》,听到工作室刘宏老师的《学会记事》的
公开课
后,我才意识到,作文还可以这样上。先来说一说刘宏老师的作文课,面对七年级刚刚入学的孩子们,一下子对记叙文
又耳非非
·
2024-01-02 13:36
FPGA
1—ROM存储经千兆以太网口到Qt上位机显示2022-10-23
1.场景:将存储在
FPGA
片上BlockRAM中的图片数据通过网口传输到上位机显示,目标是
FPGA
通过网口发送图片,其大小为1920*1200,位深为8bit,30fps,上位机可以实时显示即可。
晓晓暮雨潇潇
·
2024-01-02 13:49
FPGA积累——小项目
fpga开发
1024程序员节
C1--Vivado配置VS Code文本编辑器环境2022-07-21
文本编辑器有很多选择,例如Notepad、SublimeText、VSCode等,选择一款适合自己的编辑器,有助于养成自己的代码风格并为
FPGA
开发提供极大方便。
晓晓暮雨潇潇
·
2024-01-02 13:48
FPGA积累——基础篇
fpga开发
vivado
E10—10G subsystem Ethernet IP实现万兆以太网上下位机通信
1.简介当前多数PC集成的网卡多数是千兆以太网卡,因此通过介质实现PC与
FPGA
的通信需要使用专用的转接卡,转接卡就是将光介质进来的数据通过PCIE接口传递给CPU,以此实现通信。
晓晓暮雨潇潇
·
2024-01-02 13:46
FPGA积累——基础篇
FPGA
eth
万兆以太网
2022-06-15 斯坦福大学计算机
公开课
资源
①CS103计算的数学基础计算能力的理论极限是什么?计算机能解决哪些问题?哪些不能?我们如何以数学上的确定性来推理这些问题的答案?本课程探讨这些问题的答案,并作为离散数学、可计算性理论和复杂性理论的介绍。课程完成后,学生将能够轻松编写数学证明、推理离散结构、阅读和编写一阶逻辑语句,以及使用计算设备的数学模型。学习地址:https://cs61c.org/sp22/②CS106a编程方法计算机应用工
华仔Go
·
2024-01-02 11:04
我讨厌这样的我——紧张焦虑
迫在眉睫的是明天下午的校级
公开课
,这简直让我抓狂,我对着电脑一遍一遍的磨,可磨来磨去,我发现所
水袖子
·
2024-01-02 10:30
亲子日记217篇5.20星期天晴
今天对于我来说,是比较有意义的一天,因为茹茹舞蹈学校要上
公开课
。早上因为某些小事,耽搁了几分钟,去的时候家长们已经差不多都到齐了!看来对于这次
公开课
,家长们都比较重视。
巾茹妈妈
·
2024-01-02 09:16
中科亿海微UART协议
FPGA
(现场可编程门阵列)作为一种灵活可编程的硬件平台,为实现高度定制化的UART通信提供了强大的功能。本文旨在介绍
FPGA
中UART协议的实现原理和技术细节。
小五头
·
2024-01-02 09:48
fpga开发
书籍分享 | 分享一本
FPGA
开发学习书籍
《基于
FPGA
的数字图像处理原理及应用》是一本专注于数字图像处理领域的经典著作。
SteveRocket
·
2024-01-02 06:19
FPGA进阶
书籍
fpga开发
MVC和MVVM的详细分析
1、MVC说起MVC,必须拿斯坦福大学
公开课
上的这幅图来说明,这可以说是最经典和最规范的MVC标准MVC.gif所以看懂这张图,你就应该明白MVC在iOS中的实现思路了。
哈布福禄克
·
2024-01-02 04:18
思想牛逼,人生才会牛逼
图片发自App今天下午一直听网易
公开课
的“一席”,听了很多人的人生感悟,很感慨那些牛逼的人都是因为他们思想牛逼。一直很喜欢老树画画,觉得他的画有一种别样的人生态度。
阿南_666
·
2024-01-02 03:46
《简单教数学》摘抄与随感
我认为这样的教研活动是无准备的活动,观课者事先道今天上什么
公开课
,谈不上事先去研究,更谈不上带着问题去听课了以想见,这样的教研活动会有什么效果!同样的道理,许多课堂对于学生来说,也是无准备的课堂。
王永霞622
·
2024-01-02 02:01
【家庭成长日记】关于没得救
【2018-10-30星期二晴】上午是Kitty学校
公开课
,要家长参加,Mickey非得要去,竟然说今天她们学校没有课,她可以跟我们一起去。奇怪她倒想当家长了。
彭峰_家庭教育工具
·
2024-01-02 02:43
移动
FPGA
使用Verilog图像处理verilator模拟和ice40执行
该项目围绕一个中央图像处理模块image_processing.v展开,该模块可以包含在使用verilator的模拟环境中,也可以包含在ice40Ultraplus
fpga
的top.v中。
亚图跨际
·
2024-01-02 00:50
嵌入式
fpga开发
图像处理
verilog
Verilog视频信号图形显示
FPGA
(iCE40)
您需要一块带视频输出的
FPGA
板。我们将在640x480下工作,几乎任何视频输出都可以在此像素工作。它有助于轻松地对
FPGA
板进行编程并相当熟悉Verilog。
亚图跨际
·
2024-01-02 00:17
嵌入式
FPGA
fpga开发
Verilog
视频信号
20180801v3.0目标和周检视第十周吴文平
践行目标:1.运动健康:健身,瑜伽,皮肤护理2.活出自己:脱单,整理本周检视:运动健康方面:健身,瑜伽,皮肤护理各一次,拍打六次娱乐:集会一次,工作:户外会议二次,周六观看小学展示,下午开会其他:听了一次
公开课
玟憑
·
2024-01-01 23:58
正点原子
FPGA
学习笔记1——搭建一个时钟IP核,基于达芬奇开发板 A7
目录实验要求:1.电荷泵锁相环(CPPLL),重要名词:PFD、CP、LF、VCO2.AXI4-Lite协议、DRP接口——动态调整输出时钟频率的作用3.查看时钟输出实验要求:正点原子,利用时钟IP核,得到4个时钟输出:1.电荷泵锁相环(CPPLL),重要名词:PFD、CP、LF、VCO学习文章地址:http://t.csdn.cn/SYGIr2.AXI4-Lite协议、DRP接口——动态调整输出
Sean--Lu
·
2024-01-01 23:52
FPGA开发入门
时钟ip核
fpga开发
数字逻辑与计算机设计实验
FPGA
数字钟(Verilog)
改自wolai笔记
FPGA
数字钟(Verilog)项目源代码已上传至github:houhuawei23/DDCA_2022目录实验9
FPGA
数字钟实验分析:实现思路:硬件支持:硬件描述语言代码编写:1
华仔142
·
2024-01-01 23:52
数字逻辑与计算机设计
fpga开发
FPGA
项目(13)——基于
FPGA
的电梯控制系统
随着EDA技术的发展,
FPGA
已广泛应用于各项电子设计中,本设计即利用
FPGA
来实现对电梯控制系统的设计。
嵌入式小李
·
2024-01-01 23:22
FPGA项目
fpga开发
电梯控制
fpga
加载程序慢_
FPGA
设计经验谈 —— 10年
FPGA
开发经验的工程师肺腑之言
FPGA
设计经验谈——10年
FPGA
开发经验的工程师肺腑之言2014年08月08日作者:friends从大学时代第一次接触
FPGA
至今已有10多年的时间。
张腾岳
·
2024-01-01 23:22
fpga加载程序慢
基于Basys3设计的
FPGA
多功能电子琴
基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告文章目录基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告一,项目简介1.1项目描述1.2项目背景1.3独立设计声明二,硬件设计思路2.1Basys3开发板2.1.1琴键分配——参考古筝2.1.2模式选择开关2.1.3总体分配图2.2VGA2.3蜂鸣器三,代码编写思路3.1
冯之烨
·
2024-01-01 23:51
fpga开发
FPGA
/数字IC手撕代码8——秒表计数器
深度学习/机器视觉/数字IC/
FPGA
/算法手撕代码目录总汇目录秒表计数器1.程序2.测试3.仿真结果4.分析
fpga和matlab
·
2024-01-01 23:21
fpga开发
FPGA/数字IC手撕代码
秒表计数器
FPGA
项目(14)——基于
FPGA
的数字秒表设计
1.功能设计设计内容及要求:1.秒表最大计时范围为99分59.99秒2.6位数码管显示,分辨率为0.01秒3.具有清零、启动计时、暂停及继续计时等功能4.控制操作按键不超过二个。2.设计思路所采用的时钟为50M,先对时钟进行分频,得到100HZ频率的信号,然后在该信号的驱动下,对秒表的各个单位进行累加分频的代码为:modulefenpin(inputclk_in,//输入的时钟50Minputrs
嵌入式小李
·
2024-01-01 23:19
FPGA项目
fpga开发
电子秒表
教研活动之说教学设计
李晓怡本周四进行的是语文
公开课
,我授课的《我最想养的小动物》是二年级的写话练习,我讲从说教材,说教学目标,说教学重难点,说学情,说教学过程,说板书设计六方面介绍教学设计。
木子心怡_
·
2024-01-01 23:08
粉象生活怎么赚佣金 电商粉象生活怎么赚钱?
招代理模式使用招代理模式,这种模式适合有粉丝的人去操作,搞几次
公开课
,方法虽老套但是有效。然后招来的代理,持续的灌输思想,挖掘每个人的资源和潜力,同样的模式复制下去。
氧惠超好用
·
2024-01-01 21:32
不重样的培训,不一样的感悟
此次培训,除了以往常规的师德学习、
公开课
研讨外,户外毅行和教室布置创意大比拼可谓是妙趣横生,不重样的培训,不一样的感悟呀!
瓶子_Alice
·
2024-01-01 19:33
【2023年终总结】 | 时光之舟:乘载着回忆与希望穿越2023,抵达2024
文章目录1回忆2希望1回忆2023年对我来说是非常梦幻的一年,我在2023年初的时候确认去做AI方向,在这之前我尝试了前端开发,移动App开发,云
FPGA
等方向,但是感觉自己都不是很喜欢,然后就开始尝试新的方向
Qodi
·
2024-01-01 19:01
记录点
数据库
LMX2571 芯片配置Verliog SPI驱动
前言本实验使用ZYNQ的PL(
FPGA
)对LMX2571芯片进行配置,以下连接为相关的原理和软件使用资料。
伊丽莎白鹅
·
2024-01-01 17:09
ZYNQ学习笔记
fpga开发
Intel金融加速卡计算库及
FPGA
期权定价应用
作者:喻伟东方证券
FPGA
加速应用负责人/黄琦Intel
FPGA
金融加速产品经理联系邮箱:
[email protected]
/个人微信号:yuwei_1119近年来,在互联网、大数据、人工智能和云计算为代表的现代科技迅猛发展下
yuwei1119
·
2024-01-01 17:52
fpga开发
我是主播我来秀
章华小学自2月10日开始网络授课以来,每一个教学班级都如期开课,任课教师均为原班人马,网络授课两周后的今天,“人人
公开课
”拉开序幕,所有教师均以网络授课的方式开放自己的课堂,20分钟,时间真的不长,但能在今天的课堂上看到流畅的
笔随心动的ice
·
2024-01-01 17:57
【亲子育儿】清晨 鸟鸣 清新的空气 明媚的你
昨天大宝全班去上了
公开课
,我在一旁看了大宝的表现,课堂上还是比较认真,举手也很积极,表现还是很不错的。放学的时候,我和他击掌一下,他很高兴。“妈妈,我现在的抽屉里都干干净净的了,都没有垃圾了。
妈咪乐享邦
·
2024-01-01 16:35
对中小学英语教师面试的思考
二、专业方面专业方面的试题以“现在的
公开课
,有的老师采用花式教学等,形式大于内容,你怎样看待?”这种试题从事教育的老师都能说两句,但要出彩首先要条理
水墨烟岚
·
2024-01-01 16:24
张祖庆老师来支招——听课无数为啥却依然上不好
公开课
?
在现实生活中,我们发现听了很多很多名师课,但是在自己讲
公开课
的时候,依然讲不好。这是为什么?张祖庆老师说了,是听得太多的原因了。这就跟听演唱会差不多,我们通过听。
666小飞鱼
·
2024-01-01 14:56
FPGA
时序分析与约束(0)——目录与传送门
一、简介关于时序分析和约束的学习似乎是学习
FPGA
的一道分水岭,似乎只有理解了时序约束才能算是真正入门了
FPGA
,对于
FPGA
从业者或者未来想要从事
FPGA
开发的工程师来说,时序约束可以说是一道躲不过去的坎
apple_ttt
·
2024-01-01 13:23
关于时序分析的那些事
fpga开发
fpga
时序分析
时序约束
校长杯——我的竞赛之路
第一次参加的比赛就是学校的“校长杯”
公开课
教学竞赛。那时的德育组长詹敏玲老师问了组里几位老师:“谁要参赛?”大家都有各种原因无法参加。于
丹那
·
2024-01-01 12:48
常见时钟约束(源同步)
FPGA
和外部芯片的同步通信接口,根据时钟来源可以分为系统同步接口和源同步接口。
FPGA
与外部芯片之间的通信时钟都由外部同一时钟源(系统时钟)产生时,称为系统同步接口。
be to FPGAer
·
2024-01-01 12:17
fpga开发
基于
FPGA
的时钟(简易版)
实现功能:1.上电后从00-00-00开始计时;2.通过串口可以改变时钟,同时以修改后的数值为基础继续计时;欢迎大家一起探讨!!!//-----------------------------------------------------------------------------//Copyright(c)2022-2023Allrightsreserved//--------------
be to FPGAer
·
2024-01-01 12:17
FPGA
fpga开发
学习
上一页
25
26
27
28
29
30
31
32
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他