E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Ultrascale
Kintex
UltraScale
FPGA+C6678 DSP 基带信号处理板
TES640是一款基于KintexUltraScale系列FPGA+C6678DSP的基带信号处理平台,该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元,采用2片Xilinx的KintexUltraScale系列FPGAXCKU060作为协处理单元,具有2个FMC子卡接口,各个处理节点之间通过高速串行总线进行互联。板卡采用嵌入式非标结构,具有优良的抗振动设计、
F_white
·
2023-10-24 10:51
软件无线电验证平台
雷达与中频信号处理;
服务器加速运算
ZYNQ RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板Zynq®
UltraScale
+™RFSoCZCU208评估套件是面向开箱即用评估及前沿应用开发的理想RF测试平台。
深圳信迈科技DSP+ARM+FPGA
·
2023-10-21 06:49
ARM+DSP+FPGA
5G评估板
软件无线电
Xilinx DDR4 MIG 的调试
平台:Vivado2021.1芯片:xcku115-flva1517-2-i(active)语言:VerilogHDL参考文件:pg150.下载地址pg150-
ultrascale
-memory-ip.pdf
爱漂流的易子
·
2023-10-19 19:11
fpga开发
【PCIE732】基于Kintex
UltraScale
系列FPGA的2路40G光纤通道适配器(5GByte/s带宽)
PCIE732是一款基于PCIE总线架构的高性能数据传输卡,板卡具有1个PCIex8主机接口、2个QSFP+40G光纤接口,可以实现2路QSFP+40G光纤的数据实时采集、传输。板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器,板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。可广泛应用于基于服务器的雷达与中频
北京青翼科技
·
2023-10-14 02:15
fpga开发
图像处理
zynqmp 设备树中断号描述在芯片中的对应
查看ug1085-zynq-
ultrascale
-trm.pdf13节interrupt中可以知道以下内容:可以看到实际IPI通道的中断号在芯片中标记的是61~67,PL端到PS端的中端号是group0
kissskill
·
2023-10-11 11:23
fpga开发
linux
zynqmp
中断号
基于Xilinx
UltraScale
+ MPSOC(ZU9EG/ZU15EG)的高性能PCIe数据预处理平台
板卡采用Xilinx的高性能
UltraScale
+MPSOC系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及设备间互联传输。
北京青翼科技
·
2023-10-08 22:55
fpga开发
UltraScale
架构
UltraScale
是赛灵思(Xilinx)推出的一种FPGA(现场可编程门阵列)架构。
UltraScale
结构是赛灵思公司第五代FPGA架构,旨在提供卓越的性能、容量和灵活性。
BiGmowang
·
2023-10-03 04:25
架构
fpga开发
【Aurora 8B/10B IP(1)--初步了解】
Aurora8B/10BIP(1)–初步了解1Aurora8b/10bIP的基本状态:•通用数据通道吞吐量范围从480Mb/s到84.48Gb/s•支持多达16个连续粘合7GTX/GTH系列、
UltraScale
LEEE@FPGA
·
2023-09-30 06:57
FPGA接口开发
aurora
8b10b
aurora8b10b
高端Zynq
ultrascale
+使用GTH回环测试 提供2套工程源码和技术支持
这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利:工程代码的获取1、前言Xilinx系列FPGA内置高速串行收发器,配有可配置的IP方便用户调用,按照速度等级和使用器件分别如下:GTP:Artix7使用,最大线速率6.6Gbps,之前写过一篇GTP实现板间视频传输的文章,参考链接:GTPGTX:K
9527华安
·
2023-09-26 19:52
Zynq
菜鸟FPGA
GT
高速接口
fpga开发
GTH
高速通信
GTX
GTP
【PCIE702-1】基于Kintex
UltraScale
系列FPGA的高性能PCIe总线数据预处理载板
PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板,板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器,实现各个接口之间的互联。板卡具有1个FMC+(HPC)接口,1路PCIex8主机接口,板载2组独立的72位DDR4SDRAM大容量缓存。该板卡通过搭载不同的FMC子卡,可快速搭建起基于服务器的数据采集、实时处理、高性能存储的硬件平台。可广
北京青翼科技
·
2023-09-25 14:15
fpga开发
基于Kintex
UltraScale
系列FPGA KU060/KU115高性能PCIe数据预处理载板(5GByte/s带宽)
PCIE702是一款基于PCIE总线架构的高性能数据预处理FMC载板,板卡具有1个FMC+(HPC)接口,1路PCIex8主机接口、1个RJ45千兆以太网口、2个QSFP+40G光纤接口。板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。该板卡通过搭载不同的FM
北京青翼科技
·
2023-09-21 16:41
fpga开发
Zynq
UltraScale
+ XCZU3EG 解码 MIPI 视频 DP 输出,MIPI CSI-2 RX Subsystem,提供vivado工程源码和技术支持
目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置MIPICSI-2RXSubsystemSensorDemosaicGammaLUTMIPID-PHY硬件方案5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项
9527华安
·
2023-09-16 05:36
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga
Zynq
UltraScale+
XCZU3EG
MIPI
CSI-2
RX
Zynq
UltraScale
+ XCZU3EG 纯VHDL解码 IMX214 MIPI 视频,2路视频拼接输出,提供vivado工程源码和技术支持
目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理
9527华安
·
2023-09-16 05:57
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
Zynq
UltraScale+
XCZU3EG
IMX214
MIPI
高速信号处理板资料保存:383-基于kintex
UltraScale
XCKU060的双路QSFP+光纤PCIe 卡设计原理图
基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系我司自主研发,基于XilinxUltraScaleKintex系列FPGAXCKU060-FFVA1156-2-I架构,支持PCIEGen3x8模式的高速信号处理板卡,搭配两路40GQSFP+接口,两组64-bitDDR4,每组容量8Gbyte,可稳定运行在2400MT/s。板卡具有自控上电顺序,B
hexiaoyan827
·
2023-09-15 22:42
fpga开发
光纤加速计算
高速信号处理
XCKU060板卡
高速信号处理板卡
ultrascale
和arm区别_ZYNQ
UltraScale
+ MPSoc FPGA初学笔记
前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐,阅读间隙和妹子聊天,还被吐槽太闲。人生不易,我决定把近几日所学,整理成一篇文章,让大家少走点弯路,少被妹子吐槽。一、ZYNQUltraScale+MPSoc的EG系列Xilin的FPGA芯片主要分为两大类FPGA和SOC系列,FPGA产品就是我们以前比较熟悉的Spartan、Artix、Kintex
weixin_39638708
·
2023-09-11 04:25
HI3559A DMEB试玩
IIC例程不通10、HI3559a从emmc启动,文件系统变为只读11、驱动加载12、官方例程中SENSOR不出图最近需要使用3559来,之前没有玩过海思系列,使用较多的是xilinx的zynq7000和
ultrascale
雨之小
·
2023-09-10 08:27
linux
HI3559A
DMEB
zynq+linux固化程序,如何在 Zynq
UltraScale
+ MPSoC 上实现 Linux UIO 设计
原标题:如何在ZynqUltraScale+MPSoC上实现LinuxUIO设计简介作者:AlexHe(何晔),赛灵思高级嵌入式应用工程师这里的UIO即UserspaceI/O,本文中UIO泛指UIO设备和UIO驱动。它在Linuxkernel的世界里比较小众,主要是一些定制设备和相应的驱动。UIO内核驱动指负责将中断和设备内存暴露给用户空间,再由UIO用户态驱动(Application)来实现具
weixin_39999586
·
2023-09-09 21:16
zynq+linux固化程序
Xilinx
UltraScale
架构之可配置逻辑块CLB
目录一、概览二、
UltraScale
架构2.1
UltraScale
/
UltraScale
+特点2.2与7系列CLB差异三、CLB结构3.1LUT3.2FF3.3多路选择器Multiplexers3.4进位链
知识充实人生
·
2023-09-03 06:25
Xilinx
架构
可配置逻辑块CLB
UltraScale
触发器
LUT
移位寄存器
Xilinx ZYNQ
Ultrascale
+ 性能测试之 PL/PS PCIe Root Port NVMe
XilinxZYNQUltrascale+PL/PSPCIeRootPortNVMe性能测试XilinxMPSOCNVMeM.2盘PL8GPCIex4PS5GPCIex2PL8GPCIex1PL2.5GPCIex1PS2.5GPCIex1PS5GPCIex1测试代码如下XilinxMPSOCXilinxMPSoc为XCZU4EV-SFVC784AAZ8GDDR4*4PL端通过M.2形式导出x4PC
justdemo
·
2023-08-25 03:29
FPGA设计进阶1--XilineFPGA结构(
UltraScale
)
Reference:xilinxFPGA权威设计指南1.
UltraScale
结构特点
UltraScale
结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管,甚至更高的技术,同时还能够从单芯片扩展到
被选召的孩子
·
2023-08-21 12:16
FPGA
fpga开发
XILINX
Ultrascale
+ FPGA学习——问题总结
FIFO无法读出数据FIFOIP核读出数据乱了,或者读不出数据1、检查读写时钟,读写时钟一定要是周期变化的信号。2、检查读写使能信号是否正确。3、检查复位信号RST,是否与写时钟信号同步,不同步需要拍2拍进行同步。如果时钟信号和使能信号都没有问题,那么问题一般出在RST信号上。生成BD文件的时候报错ERROR:[Common17-161]Invalidoptionvalue''specifiedf
棘。。背凉
·
2023-08-17 07:26
XILINX
Ultrascale+
FPGA
fpga开发
学习
FPGA----
UltraScale
+系列的PS侧与PL侧通过AXI-HP交互(全网唯一最详)附带AXI4协议校验IP使用方法
1、之前写过一篇关于ZYNQ系列通用的PS侧与PL侧通过AXI-HP通道的文档,下面是链接。FPGA----ZCU106基于axi-hp通道的pl与ps数据交互(全网唯一最详)_zcu106调试_发光的沙子的博客-CSDN博客大家好,今天给大家带来的内容是,基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧(PS侧数据发送至PL侧并没有实现,但是保留了PL读取PS测数据的接口)本实验
发光的沙子
·
2023-08-06 13:13
fpga开发
FPGA实现NIC 100G UDP协议栈网卡,
UltraScale
+ 100G Ethernet Subsystem驱动,提供工程源码和技术支持
目录1、前言2、我这里已有的UDP方案3、本25G/100G网卡基本性能简介4、详细设计方案接口概述PCIeHIPDMAIFAXI总线接口时钟同步处理TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHYUltraScale+100GEthernetSubsystem流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado工程详解6、上板调试验证7、福利:
9527华安
·
2023-08-05 13:03
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
NIC
网卡
Xilinx
UltraScale
+ 应用板卡 XCVU13P 及VUP芯片渠道
XilinxUltraScale+XCVU13P原型验证平台转自:微信公众号FPGA渠道及方案一站式服务商我们是一家FPGA渠道商+方案商,致力于打造高互信度的FPGA交易链,为客户提供全面服务,在芯片供应上,我们能够比其它的供应商做得更好,做得更多,做得更加不同,因为我们不单单是渠道商,我们和方案的设计小伙伴也保持长期的互为验证的关系,从芯片的供应端到使用端全过程我们都参与,能够更加有效验证产品
逍遥生....
·
2023-08-01 02:48
FPGA纯verilog实现10G UDP协议栈,XGMII接口
UltraScale
GTY驱动,提供工程源码和技术支持
目录1、前言2、我这里已有的UDP方案3、该UDP协议栈性能4、详细设计方案SFPSGMII收发接口模块AXISFIFOUDP协议栈UltraScaleFPGAsTransceiversWizardGTY5、vivado工程6、上板调试验证并演示准备工作查看ARPUDP数据回环测试7、福利:工程代码的获取1、前言目前网上的fpga实现udp基本生态如下:1:verilog编写的udp收发器,但中间
9527华安
·
2023-07-15 05:32
菜鸟FPGA以太网专题
菜鸟FPGA光通信专题
fpga开发
udp
网络协议
XGMII
XDMA IP学习
XDMA支持
UltraScale
+、
UltraScale
和Virtex7
搬砖的MATTI
·
2023-07-15 05:26
PCIE
FPGA
pci-e
dma
fpga
Ultrascale
selectio 仿真之 IDELAYE3和IDELAYCTRL
TIME模式时,使用IDELAYE3必须配合IDELAYCTRL使用1IDELAYCTRLIftheIDELAYE3(orODELAYE3)primitivesareinstantiated,theIDELAYCTRLmodulemustbeinstantiated,exceptwhentheDELAY_FORMATissettoCOUNTorwhenmixingcomponentandnativ
扣脑壳的FPGAer
·
2023-06-21 22:21
xilinx原语仿真
servlet
Ultrascale
selectio 仿真之 ISERDESE3和OSERDESE3
1ISERDESE3ISERDESE3端口如下:PortI/OTypeDescriptionCLKInputClockHigh-speedclockinput.ClockSerialinputdatastream.CLK_BInputClockInvertedversionofCLKwhenIS_CLK_INVERTED=0andIS_CLK_B_INVERTED=0.CLKDIVInputClo
扣脑壳的FPGAer
·
2023-06-21 22:21
xilinx原语仿真
html5
Ultrascale
selectio 仿真之 IDDRE1和ODDRE1
由于项目需要使用LVDS通信接口,从xilinx官方selectio资源入手,选择关键原语进行学习和功能仿真验证1IDDRE1功能仿真调用Xilinx代码模板进行简单的功能仿真:OPPOSITE_EDGEDDR采样,i_clk上升沿采样和下降沿采样,上升沿采样的数据在o_data_q1立即输出;下降沿采样的数据在o_data_q2立即输出。输入数据单位长度为半个时钟周期,输出数据单位长度为1个时钟
扣脑壳的FPGAer
·
2023-06-21 22:51
xilinx原语仿真
fpga开发
基于ZYNQ
UltraScale
+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包
参考文档:pg201-zynq-
ultrascale
-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册,请自行在DocNav
sheng_gao
·
2023-06-15 23:09
Xilinx原语——IDDR与ODDR的使用(
Ultrascale
系列)
Xilinx原语——IDDR与ODDR的使用(
Ultrascale
系列)一、IDDR1.1OPPOSITE_EDGE1.2SAME_EDGE1.3SAME_EDGE_PIPELINED1.4三种模式异同二
锅巴不加盐
·
2023-06-14 00:13
Xilinx原语
fpga开发
Xilinx原语
Verilog
【PCIE702-1】基于Kintex
UltraScale
系列FPGA的高性能PCIe总线数据预处理载板
板卡概述PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板,板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器,实现各个接口之间的互联。板卡具有1个FMC+(HPC)接口,1路PCIex8主机接口,板载2组独立的72位DDR4SDRAM大容量缓存。该板卡通过搭载不同的FMC子卡,可快速搭建起基于服务器的数据采集、实时处理、高性能存储的硬件平
北京青翼科技
·
2023-06-08 08:01
雷达与中频信号处理
信号处理
软件无线电
fpga开发
KU060
KU115
URAM和BRAM有什么区别
无论是7系列FPGA、
UltraScale
还是UltraScalePlus系列FPGA,都包含BlockRAM(BRAM),但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
战斗机上的飞行员
·
2023-04-19 15:42
xilinx
RAM
【AXU3EG】
UltraScale
+ MPSoC以及开发板介绍
Copyright©2012-2020芯驿电子科技(上海)有限公司
UltraScale
+MPSoCZynqUltraScale+MPSoC系列是Xilinx第二代平台,其在FPGA内部集成了完整ARM处理子系统
Jia ming
·
2023-04-17 16:14
Xilinx
FGPA
学习
fpga开发
zynq
UltraScale
UltraScale
新架构FPGA中MGT参考时钟的共享问题
高速收发器(GT)高速收发器是FPGA中专用于收发高速数据的硬件结构,
UltraScale
架构中的GTY收发器是功率高效的收发器,在UltraScaleFPGA中支持500Mb/s到30.5Gb/s的线速率
iostream.h
·
2023-04-05 03:39
FPGA
MGT
Xilinx Transceiver与ibert
一、简介1.1不同Transceivers线速率
Ultrascale
:GTYtransceivers:线速率500Mb/s~30.5Gb/sGTHtransceivers:线速率500Mb/s~16.375Gb
扣脑壳的FPGAer
·
2023-04-05 03:04
高速接口
fpga开发
Zynq
UltraScale
系列使用MIPI CSI-2 RX Subsystem 解码MIPI视频PD输出 提供2套工程源码和技术支持
目录1、前言2、设计思路和架构3、vivado工程详解4、上板调试验证5、福利:工程代码的获取1、前言本设计采用OV5640摄像头MIPI模式作为输入,分辨率为1280x720@60Hz,MIPI解码方案采用Xilinx官方提供的MIPICSI-2RXSubsystemIP解码MIPI视频,通过DP接口输出视频。FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了,MIPI解码
9527华安
·
2023-04-04 05:12
菜鸟FPGA图像处理专题
FPGA解码MIPI视频专题
fpga开发
MIPI
MIPI
CSI-2
RX
图像处理
Xilinx
UltraScale
+ MPSOC(ZU9EG/ZU15EG)高性能 PCIe 数据预处理板
板卡采用Xilinx的高性能
UltraScale
+MPSOC系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及设备间互联传输。
F_white
·
2023-04-02 12:51
数据中心
服务器加速运算
视频与图像采集处理
嵌入式硬件
fpga开发
深度学习
图像处理
硬件架构
XILINX
Ultrascale
+ FPGA学习——Xillybus demo bundle 测试
FPGA除了使用XIlinx公司自带的XDMA用于Pcie通信外,还有Xillybus这种3方的IP用于Pcie通信。XDMA无法做到比较灵活的兼容,安装驱动需要Windows进入测试模式,所以准备使用Xillybus来进行Pcie通信。Xillybus该IP的详细介绍请查看官网,这里主要介绍一下如何使用该软件的demobundle进行一些基本的测试。其结构如下图所示可以看到XillybusIP核
棘。。背凉
·
2023-03-29 00:02
XILINX
Ultrascale+
FPGA
fpga开发
学习
嵌入式硬件
基于
UltraScale
+ MPSoCs XCZU3CG的双目视觉开发平台
基于
UltraScale
+MPSoCsXCZU3CG的双目视觉开发平台基于XILINXZynqUltraScale+MPSoCs开发平台的开发板(型号:AXU3CG)2019款正式发布了,为了让您对此开发平台可以快速了解
hexiaoyan827
·
2023-01-30 07:49
2021
自动驾驶
深度学习
人工智能
双目视觉开发平台
基于Xilinx ZYNQ和7 Serises FPGA的MIPI DPHY 接口实现分享
截止目前为止,Xilinx仅在
Ultrascale
+及其以上版本的FPGAIO可直接支持MIPI电平输入,其他的,都需要转换成LVDS来接收。
_Hello_Panda_
·
2023-01-24 15:02
xilinx随笔
ZYNQ
MIPI
D-PHY
DPHY
使用vivado IBERT
Ultrascale
GTH IP核,测试GTH眼图
一、选择IP核IBERTUltrascaleGTH,按照硬件电路选择参数,然后生成IP核二、生成IP核后,右击该IP核,点击openIPexampledesign,生成示例工程。如有需要,可以在顶层添加所需要的控制接口,并在约束文件添加约束。三、编译示例工程,并烧写到板子上。保证板子上的GTH时钟输入稳定,烧写完成后界面如下。四、点击上图的creatlinks按钮,将需要测试的信号添加到newli
希言自然也
·
2022-12-13 00:15
FPGA
信号处理原理
fpga开发
基于PCIe的NVMe协议在FPGA中实现方法
本文基于Xilinx的
UltraScale
+,开发工具为Vivado2021.2。学习中以spec为主,其它资料辅助参考(重点介绍学习方法及资料,有时间再加细节)。请勿转载!
leixj025
·
2022-12-08 18:29
PCIE
fpga开发
nvme
FPGA书籍
全书共11章,内容包括Xilinx新一代
UltraScale
结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado
归一大师
·
2022-12-05 13:54
书籍推荐
fpga开发
verilog
基于Zynq
UltraScale
+MPsoc边缘视觉套件VECP发布
“人们常说眼睛是心灵的窗户,带着你我看清现实世界。”在工业发展中,工业智能化替代了人类的手脚,而机器视觉就是智能化的眼睛,让其更精准的解决工业场景需求。同时智能化物联网时代不断发展的今天对机器视觉产生了更高的要求。面对市场的挑战,米尔推出了可定制化专业视觉计算平台VECP(VisionEdgeComputingPlatform)边缘视觉套件MYD-CZU3EG-C-ISP,4k级视频处理技术+超低
米尔MYIR
·
2022-11-26 20:33
xilinx
zynq
开发板
fpga/cpld
arm
isp
opencv
嵌入式开发之zynqMp ---Zynq
UltraScale
+ MPSoC 图像编码板zcu102
嵌入式开发之zynqMp—ZynqUltraScale+MPSoC图像编码板zcu1021.1xilinxzynqMp架构1.1.116nm级别工艺ZynqUltraScale+MPSoC架构Xilinx新一代Zynq针对控制、图像和网络应用推出了差异化的产品系,这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了。她的产品系如图2所示。图2产品表从图2看到,这个系列的Zynq算是8核
alangaixiaoxiao
·
2022-11-26 20:29
Petalinux
利用FPGA对cameralink的数据进行接收解码 不使用DS90CR288芯片,直接在FPGA内部进行解码
本人在xilinx(赛灵思)A7,K7,V7,zynq7,
ultrascale
以及
ultrascale
+系列的FPGA上已经验证通过,相关项目已经交付。
「已注销」
·
2022-11-24 09:38
fpga开发
Zynq
UltraScale
+ MPSoC智能视频平台1:Camera Link接收IP
CameraLink是一种串行通信协议标准,基于美国国家半导体公司的Channel-link,设计用于摄像机接口应用,目的是规范科学和工业视频而设计的产品包括相机、电缆和框架。CameraLink使用1到3个通道链路收发芯片,根据通道的多少分为Base、Mediaum和Full模式。每个通道有4个7位串行器。CameraLink在Base模式下使用28bit来表示数据和信号,其中24位图像数据,3
GreatInventorHH
·
2022-11-24 09:02
4EV智能视频平台
嵌入式硬件
Zynq
Ultrascale
+ MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍
ZynqUltrascale+MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍官网关于ZynqUltrascale+MPSOC和Zynq7000两种器件对比介绍,ZynqUltrascale+MPSOC(后边简称MPSOC)的APU处理器升级为Cortex-A53(ARMv8架构),增加实时处理内核RPU(Cortex-R5F),增加有GPU(ArmMali™-400MP2),
PIN凡不凡
·
2022-06-02 07:36
Ultrascale+
MPSOC硬件开发
自动驾驶
硬件工程
arm开发
fpga开发
硬件架构
基于
UltraScale
FPGA+华为海思 ARM 的高性能综合视频图像处理板 / FPGA+ARM
PCIE703是一款基于PCIE总线架构的高性能综合视频图像处理平台,该平台采用Xilinx的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。华为海思的HI3531DV200是一款集成了ARMA53四核处理器性能强大的神经网络引擎,支持多种智能算法应用,集成多路MIPI视频接口,突破了数字接口视频输入的性能瓶颈,高性能的H.265视频编解码引擎,使得传统视频
F_white
·
2022-04-24 07:13
视频与图像采集处理
机器视觉
数据中心
嵌入式硬件
fpga开发
硬件架构
深度学习
图像处理
上一页
1
2
3
4
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他