E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog开发文档
Verilog
语法——6.测试文件使用for和random语句进行赋值
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求:涉及到
鸥梨菌Honevid
·
2024-01-16 10:09
FPGA
fpga开发
【FPGA & Modsim】数字时钟
3、使用
Verilog
HD
去追远风
·
2024-01-16 10:39
FPGA学习记录
fpga开发
【FPGA & Modsim】序列检测
实验步骤:1、在数字逻辑集成开发环境中新建一个序列检测器工程;2、编写
Verilog
HDL源程序
去追远风
·
2024-01-16 10:39
fpga开发
【FPGA &
Verilog
】4bitBCD码加法器+7段数码管
顶层文件:moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风
·
2024-01-16 10:09
FPGA学习记录
fpga开发
python贵州贵阳购物店铺数据可视化大屏全屏系统设计与实现(django框架)
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-16 09:38
开题报告
python
信息可视化
django
「HDLBits题解」Popcount255
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Popcount255-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Adder100i
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Adder100i-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Ringer
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Ringer-HDLBitsmoduletop_module(inputring
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「HDLBits题解」Bcdadd100
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Bcdadd100-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-15 19:22
HDLBits
题解
Verilog
verilog
中的除法运算/
先来看定义为常量的除法当除数不为整数时,看其运算结果。1.testbench2.仿真结果可见,7/2=3.5,实际输出为整数3.div=1再看变量的除法100/4=2525/3=8小数部位省略
纯小白~
·
2024-01-15 17:08
verilog
FPGA流水线除法器(
Verilog
)原理及实现
FPGA流水线除法器(
Verilog
)原理及实现流水线除法器原理 除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐
·
2024-01-15 17:07
FPGA学习
fpga开发
verilog
实现除法器运算
verilog
实现除法器运算本文通过
verilog
实现了一个位宽参数可配置的除法运算模块1,设计思路我们要计算a_data/b_data=div_data----remain_data;确定位宽:若a_data
皮皮宽
·
2024-01-15 17:06
数字IC设计
fpga开发
数字电路设计
基于
verilog
的除法器的实现
本文应该是目前全网最通俗易懂,而且比较全面的用
verilog
实现除法器的文章。首先说明一下本文的探讨的重点。我们首先从整数的除法开始讲起,然后慢慢延伸到小数的除法,和负数的除法。
小林家的龙小年
·
2024-01-15 17:32
fpga开发
算法
牛客
Verilog
刷题__01 四选一多路选择器
牛客
Verilog
刷题__01四选一多路选择器1题目概述描述制作一个四选一的多路选择器,要求输出定义上为线网类型状态转换:d011d110d201d300信号示意图:输入描述:输入信号d1,d2,d3,
爱折腾的张Sir
·
2024-01-15 14:08
FPGA
fpga
perl
【
Verilog
】HDLBits题解——Circuits/Sequential Logic
SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68
·
2024-01-15 14:05
#
Verilog入门
verilog
HDLBits
fpga
【
Verilog
】HDLBits题解——
Verilog
Language
BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
HDLBits
Verilog
题解
【
Verilog
】HDLBits题解——Circuits/Combinational Logic
CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
Verilog
HDLBits
题解
【
Verilog
】HDLBits题解——Verification: Writing Testbenches
Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
verilog
HDLBits
fpga
「HDLBits题解」Always casez
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscasez-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Always nolatches
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysnolatches-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
Verilog
「HDLBits题解」Module cseladd
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Modulecseladd-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Always case
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscase-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
Verilog
「HDLBits题解」Always case2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscase2-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:28
HDLBits
题解
fpga开发
Verilog
python广东广州美食店铺数据可视化大屏全屏系统设计与实现(django框架)
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-15 13:21
开题报告
美食
广东广州美食店铺数据可视化
开源IC设计工具
原文链接:https://www.asic-world.com/
verilog
/tools.htmlSimulators
Verilog
-XL:Thisisthemoststandardsimulatorinthemarket
sunvally
·
2024-01-15 09:16
ic
tools
python湖北武汉空气质量数据可视化大屏全屏系统设计与实现(django框架)
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-15 06:09
开题报告
python
信息可视化
开发语言
基于python就业数据的分析及推荐系统 毕业设计开题报告
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-15 05:21
开题报告
就业数据的分析及推荐系统
EZ | Get Help | GEE - 06
GetHelpGEE的教程和
开发文档
旨在帮助用户开始常规分析,但学习使用GEE做一些特定的分析任务就不太容易了。
杜若飞er
·
2024-01-15 05:03
基于vue3.0的ionic中文
开发文档
目录前言一、概述1、IonicVue概述2、Vue版本支持3、Vue工具4、原生工具5、安装Ionic二、快速开始1、什么是Ionic框架2、使用IonicCLI创建项目3、使用TypeScript或JavaScript构建4、一个Vue组件5、初始化路由器6、有样式的组件7、创建新路由8、在组件上调用方法9、添加图标(1)在组件中导入(2)全局引入10、优化您的构建(1)本地组件注册(推荐)(2
西山水壶
·
2024-01-15 04:37
vue前端
移动终端
vue.js
Capacitor
ionic
app
ionic中文文档
STM32单片机串口调试输出
找到对应
开发文档
中的对应管脚,如下图配置串口CTRL+s自动生成代码在usart.h中添加stdio.h头文件添加在usart.c中添加代码,使printf函数重定向#ifdef__GNUC__#definePUTCHAR_PROTOTYPEint
一名小初学者
·
2024-01-14 18:27
STM32单片机学习笔记
单片机
stm32
嵌入式硬件
Verilog
基础语法合集
模块定义:module模块名(输入,输出) endmodule;信号声明:wire/reg信号名;输入声明:input信号名;输出声明:output信号名;内部寄存器声明:reg信号名;连接声明:assign信号名=表达式;注释://注释内容多行注释:/*注释内容*/位宽指定:[位宽-1:0]信号名;立即赋值:信号名=值;常量定义:parameter常量名=值;时钟信号:always@(posed
伊宇韵
·
2024-01-14 15:34
fpga开发
Xilinx_ZYNQ7020_自定义IP
开发文档
系统设计本文档中的示例实验的系统设计框图如下图所示。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA部分,定义了一个用户逻辑的IP,实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了
weixin_43354598
·
2024-01-14 15:04
技术文档
实验记录
嵌入式
linux
fpga
ZYNQ学习笔记(三)---Xilinx软件工具介绍与FPGA开发流程
由于我之前也没有接触过这类芯片,对FPGA以及
Verilog
HDL语言也只有一些粗浅的了解,我也是摸着石头过河,慢慢来。
Zhou1f_SUDA
·
2024-01-14 15:32
fpga
arm
Vue(二十一)Layer弹出层
目前已成为Web弹层的首选解决方案https://gitee.com/sentsin/layer
开发文档
layer弹出层组件-jQuery弹出层插件https://layui.gitee.io/v2/layer
文子阳
·
2024-01-14 07:01
vue
layer
【学习】FPGA
verilog
编程使用vscode,资源占用多 卡顿 卡死 内存占用多解决方案
问题描述FPGA
verilog
编程使用vscode,资源占用多卡顿卡死内存占用多解决方案。32G内存,动不动就暂用50%!!
神仙约架
·
2024-01-14 06:06
xilinx
fpga开发
学习
vscode
卡顿
qayrup-switch
开发文档
因为只是一个小组件,所以直接拿csdn当
开发文档
了书接上文uniapp怎么开发插件并发布:https://blog.csdn.net/weixin_44368963/article/details/135576511
Qayrup
·
2024-01-14 06:23
uniapp组件
uniapp
带文字的开关
uniapp
带文字的快关
uniapp
自定义开关
uniapp太阳月亮开关
uniapp漂亮的开关
带文字的switch
python贵州贵阳空气质量数据可视化大屏全屏系统设计与实现(django框架)
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-14 06:46
开题报告
python
信息可视化
django
微信回调加解密 Java
微信公众号平台:https://mp.weixin.qq.com/在公众号
开发文档
里面,可以找到「消息加解密说明」并且
热水瓶、
·
2024-01-14 05:32
java
消息加解密
微信回调
ipad协议8.0.31
开发文档
地址https://qqmo.top新增加可抢红包,自动心跳等功能!
天域网络科技
·
2024-01-14 04:59
ipad
基于Python的网上求职招聘系统设计与实现(Django框架) 研究背景与意义、国内外研究现状
所有项目都配有从入门到精通的基础知识视频课程,免费项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!
黄菊华老师
·
2024-01-14 04:54
开题报告
求职招聘
Verilog
语法——2.模块例化、运算符
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】2模块例化、运算符2.1模块例化2.1.1什么是模块例化例化,即将项目不断拆分成次级功能模块
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——4.
Verilog
工程模板、相应规范再强调
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】4.
Verilog
工程模板、相应规范4.1
Verilog
工程模板4.1.1设计模块模板
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——5.测试文件
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件(testbench)testbench是一种验证的手段
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——3.模块设计实战
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】3模块设计实战3.1简单模块设计3.1.1需要实现的简单模块示例3.1.2简单模块实现代码写法一
鸥梨菌Honevid
·
2024-01-13 22:15
FPGA
fpga开发
Verilog
和 System
Verilog
的区别
当谈到VLSI设计和数字电路建模时,
verilog
和system
verilog
是两种常用的硬件描述语言。这些HDL在VLSI设计中用于描述电子电路的行为和结构。
疯狂的泰码君
·
2024-01-13 14:44
FPGA
Verilog
Verilog
使用ArduinoMqttClient库连接阿里云,并实现发送接收数据(ESP8266)
文章目录引言一、MQTT理论部分二、使用MQTT.fx接入物联网设备三、使用ESP8266连接阿里云四、参考例程引言阿里云物联网平台的接入方式有很多种,从阿里云提供的
开发文档
可以看到,支持的接入协议有MQTT
小明n.n
·
2024-01-13 12:22
ESP8266
&
ESP32
&
Arduino
阿里云
数据库
ESP8266
Arduino
FPGA高端项目:纯
verilog
的 25G-UDP 高速协议栈,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTY--10GBASE-R*协议使用1G/2.5GEthernetPCS/PMAorSGMII使用25G-
9527华安
·
2024-01-13 11:55
FPGA
GT
高速接口
菜鸟FPGA以太网专题
fpga开发
5G
udp
verilog
网络通信
「HDLBits题解」Always if
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysif-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:01
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock1
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysblock1-HDLBits/synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:31
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Module addsub
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-13 10:30
HDLBits
题解
fpga开发
Verilog
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他