Verilog杂记

休假杂记

娘俩在上海待了3天，地铁出行非常方便。与北京的地铁相比，上海地铁最大的特点就是和商业设施结合得很好，便利店、商场、集市，充分发挥地下空间的商业价值。发信息给娃爸，晚上能否接站。娃爸回复约了饭局，让自己打车回。我给闺女唠叨，10岁的娃说：“你这么喜欢我爸呀，我爸不来接我们你就不高兴，我们又不是不知道回家”。10岁娃的思维方式和成年的我们真不一样。早餐时，隔壁桌的男孩看着桌上的餐牌问同行的爸爸“目鱼是
seagle_a22b·2024-01-26 00:02

【197】 居家学习第十七天——今日杂记

【197】居家学习第十七天——今日杂记“解封”的消息终于盼来，但是好像和居家学习没有半点关系。
春草碧色c·2024-01-26 00:05

【Verilog】HDLBits刷题 03 Verilog语言（2）（未完）

二、模块（module）1.实例化Thefigurebelowshowsaverysimplecircuitwithasub-module.Inthisexercise,createoneinstanceofmodulemod_a,thenconnectthemodule'sthreepins(in1,in2,andout)toyourtop-levelmodule'sthreeports(wir
圆喵喵Won·2024-01-26 00:11

为了发这个日更我真的是费了好大劲儿

杂记2020-08-30日更第一天（不知道写点什么，这几天还挺乱的，就写一些自己的内心想法吧）突然之间，大家都有了新的方向，找到了新的岗位。
紫阮·2024-01-25 22:01

心情杂记

印度首富的公主对于美的事物，每个人都是向往的，无论是美人还是美物！我自从初中喜欢小虎队的吴奇隆，现在依然喜欢中年大叔的吴奇隆。连带也喜欢教我们的政治老师，虽然都说他讲课只会念课本，写的字像枪打的，这些都不重要，重要是他长得像吴奇隆！总想着过诗意的田园生活，前院栽花，后院种树，养几只鸡鸭，一只猫二只狗，我出门一只狗看家，另一只狗跟着我一路，我走到哪它就跟到哪。还要一只鹅，看家护院赶老鼠。从小看着妈妈
爱睡觉的蜗牛牛牛·2024-01-25 21:00

试讲培训Ⅱ+杂记

由《生命之杯》导入《拉丁美洲音乐》，聆听音乐，感受有哪些音乐特点?与平常听的有哪些不同的地方。节奏感强、富于感染力。展示图片，介绍乐器:排箫、盖那笛、恰朗戈。可能对于课本知识还不能完全掌握，在讲台上，大脑完全就是一片空白的样子，这些东西在最后七天的倒计时里，我可以掌握吗？有点担心了。早早结束了课，又变成了无头蝇。。刚刚在公交车上，一位年轻妈妈很没耐心地给女儿讲那个煎煎饼数学题，妈妈觉得很简单，就是
绘舞凝岚·2024-01-25 18:53

杂记·二十六

二零一九年三月十七日。春日和煦，春雨绵绵。后者。因为喜欢你。每个人，都会有一个自己喜欢的人。是在转角遇到，还是历经千帆归来，抑或是有缘无分之错过。我喜欢的那个人，你在哪里呢？遥不可及的你我从前相信/这世上有一个温暖的人/只为我悲喜/为我阻挡着人间的锋利/为了找到你/从未放过任何蛛丝马迹/而事到如今/终于明白我命里没你。我遇见了不一样的自己。原来，自己会有这样或是那样的改变。因为喜欢你。图片发自Ap
且听风吟_b7f3·2024-01-25 15:19

家庭杂记 2021.11.28

1我们打疫苗倒是挺积极，才刚到21天就把这件事儿给办了，姐姐也说这周不打改周还得安排时间，还不如今天就把这事儿干了。好吧，连娃们都发话了，我也不好说啥了。上午带两个娃去把第二支疫苗给打了，两个娃依然表现很淡定、勇敢，真是好样的。2中午在熙街吃了午饭就带孩子们去逛了逛罗中立美术馆。看了看各朝代的书画展览。对于我们这些没有太多艺术细胞的人来说，偶尔看到一两幅自己听到过或者看过的画就觉得兴奋不已。带孩子
怡然自得的花花·2024-01-25 13:57

家事杂记

爸爸手脚都有些肿，去医院检查，需要住院调料一下。今年第二次住院了。今天妹妹领着做了ct，还好。明天还有些检查项目。晚上打电话，爸爸精神还不错。但是，一住院，他还是担心的，妹妹给他打电话，他赶紧问妹妹明天能不能去医院。妹妹说看看晚上五点起能不能做完工作，争取去看他。爸爸其实完全能够自理，他是心理需要依赖了。老人年龄大了，会这样的。因为疫情的缘故，只能由一个人专门陪护。对于我们这种人手不足，只能抽空去
铅笔芒种·2024-01-25 11:13

2018-11-11

很多时候，过去是无从想念的，遗失了发黄的小照片，电话录音里的声音逐渐嘈杂记忆中容颜逐渐模糊，伸出手，抓不到任何东西。然而，总有些东西是留在我们的生命的最底处的。
爱心客站·2024-01-25 11:22

日常杂记两篇

（一）群里有人上了一原配带着一群女人暴打小三并脱衣羞辱的视频，看得人心里麻麻的。如今出轨已然是一种普遍的社会现象，一个家庭男人出轨真的只是因为别的女人吗？这个男人本身是不是不安于现状？原配自己是不是做得不够好，失去了魅力？一个家出了问题，外力的作用是不大的，最主要还是自己内部早就崩塌了。而原配的这种失去理智的行为正全面地揭示了她的暴戾、冷漠、偏激、心胸狭窄、不良善；在她的男人面前还有什么魅力可言，
真水无香_be40·2024-01-25 11:08

今日杂记

再过两个月又迎来了2022年，这过去的十个月我的时间都去哪了？送走了一批六年级毕业生，迎来了一个个稚嫩的脸庞，让我欢喜让我忧的萌娃们。也许是我最后一批学生，也许不是。不管怎样从这一届孩子开始践行了累积法的神奇。晨读认真的孩子越来越多，当然也有个别孩子思想不集中，我提醒了好几次还不知道读哪儿了。每个孩子的成长步伐不一致，我要学会慢慢从心里真正接纳。今日课堂上发现了陈睿祺，黎梓阳，陈茂轩，高心哲的识字
敏于行而讷于言·2024-01-25 10:06

uniapp问题杂记

一,以后就会陆续在这篇文章中记录常见和困难的问题目录一,以后就会陆续在这篇文章中记录常见和困难的问题1.uniapp怎么设置百分百高2.uniapp解决width=“100%“下padding无效问题1.uniapp怎么设置百分百高前言,今天实习生问我怎么设置百分百高,为什么他的页面设置百分百了还是有滚动条,在这纪录一下希望帮到新入门同样有疑惑的小伙伴在App.vue中定义样式uni-page-b
CV工程师!!·2024-01-25 10:59

【USTC】verilog 习题练习 46-50

46上升沿检测题目描述在实际应用中，我们经常需要对某个信号的边沿进行检测，并以此作为后续动作的触发信号（例如电脑键盘的某个按键被按下或者被松开，在电路中则对应的是电平的变化）。设计一个电路，包含clk信号、1bit输入信号in和1bit输出信号out，当in信号从0变为1时（相对于clk，该信号变化频率很慢），out信号在in信号上升沿附近输出1个时钟周期的高电平脉冲，其余时刻都为0，如下图所示提
enki0815·2024-01-25 07:47

生活杂记

1昨晚很凉快，睡了久违的踏实觉。直到凌晨，才被哒哒的雨声叫醒，特意去窗户边上躺在沙发上听了听雨，也是久违的雨，像极了小时候下雨的节奏，雨点很大，雨滴很密集，啥也不用干，只在家里看下雨。没有着急，没有慌乱，没有紧张，有的只是内心和行动的闲适。丫头上课的地方，昨晚通知因今天暴雨，听课了，孩子异常高兴，今天不用早起了。我也在最后该出门的时刻收拾好准备告诉孩子一声，我要上班了。想多让她睡会，丫头已经醒了，
浅芳菲·2024-01-25 06:47

愚夫杂记～纵情物语亡情勿扰（原创）

红尘千色是君许纵情时物语千色红尘视君心忘情时勿扰图片发自App你若看不透世间表面的所有繁华潦落，所有情真意切，在古往开来，山川水绣，花荣争春，功名利禄，以及方外游客，所奉行追求的住禅趣道，出世入世，有为无有的这些各式各样因缘法相，其实都是人自己的内心希望愿意它们是这样，自己的内心所希望成为现在这样，而产生出这样的千色世界，以异彩纷呈琳琅满目的境象，让人自身沉溺其中，迷情生痴执。人在情浓意蜜的时候，
愚夫_e8a2·2024-01-25 04:14

读两本敦煌书杂记-敦煌的历史（一）

前两天看了樊锦诗院长的讲座，八十几岁的高龄还讲的兴致盎然，虽然全长两个多小时但感觉一点不嫌长，听完深受感动。意犹未尽，又迫不及待的买了几本书来读。一本是《灿烂佛宫》，一本是《报恩父母经典故事》。因为我自己从来没去过敦煌，也没有专门去研究过敦煌，只是略微读了两三本书，是不可能写出很深刻的文字的，所以下面的内容只是对书中内容的再整理，并分享给大家，希望大家也能对敦煌有一个略微的了解。千佛洞的诞生祁连山
dotNET跨平台·2024-01-25 03:39

「HDLBits题解」Cellular automata

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Rule90-HDLBitsmoduletop_module(inputclk
UESTC_KS·2024-01-25 01:53

杂记

ರ_ರ体验了一下传说中的四号线，那叫一个人山人海，真真是乌泱泱的大国人口，现在想起之前对三号线的吐槽还真是小巫见大巫了，挤了满满一地铁的下班人员，刚刚还被一个人撞了一下柔弱的肩膀，生疼生疼的！生活不易呀，且行且珍惜。ರ_ರ今天下午吭哧吭哧地对一个推广人员做了数据排查，发现了蛮多问题，本来还挺有成就感的，谁知一问心就凉了，别人也是今天发现，时间碰到一起了，说来说去还是滞后性的问题，哪怕是昨天完成这个
农场小凤凰·2024-01-25 00:21

了解Verilog中‘signed‘的作用：处理有符号数

了解Verilog中’signed’的作用：处理有符号数在Verilog中，数据类型'signed'扮演着重要的角色。它用于处理有符号数，为设计者提供了更丰富的表达能力和灵活性。
皮皮宽·2024-01-25 00:36

「碎语杂记」今天五一劳动节

今天，五一，劳动节，还是国际劳动节。即没劳动，也没过节。上午干了点自己愿意干的事情，折腾电视盒子，升级了好几个追剧的APP。开始接口不太对，装了卸，卸了装，最后干脆恢复到出厂状态，才完成了升级。老婆说是不务正业，我告诉她，这里面有很高的技术含量。闲下来，想了些劳动和节的事儿。个人理解，过节就是放假，歇着，不干活，或者少干活。如此解释，劳动和节就有些矛盾。也不矛盾。劳动节不是劳动的节日，而是劳动者的
简叔老魏·2024-01-24 12:41

杂记·二十四

二零一九年三月十五日。终究还是会下雨。告别，我们并不擅长。其实，很多时候，我们甚至来不及告别。比如，毕业前的聚餐。只是大家在一起吃了一顿饭，都没有来得及说出一句一帆风顺，前程似锦。第二天便各奔东西。只此，也许一辈子都不会有再见的机会。《山河故人》中一句台词，我一直很喜欢。没有谁会永远陪着谁，我们总要自己一个人。经历几次别离，才真正明白了这句话。你会在不同的阶段遇到不同的人，但是当进入下一个阶段，便
且听风吟_b7f3·2024-01-24 12:14

notepad++: 插件fingertext 来创建代码块

我最开始怎么都弄不好，因为global（什么语言都可以）我写的Lang:verilog
叫我Mr. Zhang·2024-01-24 11:48

概念杂记--到底啥是啥？(数据库篇)

文章目录1.聚集索引（clusteredindex）2.非聚集索引（Non-clusteredindex）3.聚集索引和非聚集索引区别？4.覆盖索引（coveringindex）5、复合索引（CompositeIndex）6.索引最左匹配原则1.聚集索引（clusteredindex）聚集索引（ClusteredIndex）是数据库中一种常见的索引类型，它定义了表中数据的物理存储顺序。在聚集索引中
圆师傅·2024-01-24 09:36

陪床杂记

7床的病人，早上从埕口做早车匆匆赶到。躺在病床上也是心急火燎，她老是担心自己十多岁的儿子。十点半钟，这位崔姓女人（44岁）不待药液输完就匆匆走了。
许蚀·2024-01-24 09:52

百翠山居杂记（五）

1.今日（12月13日），是南京大屠杀81周年纪念日，第五个南京大屠杀死难者国家公祭日。1937年12月13日，侵华日军侵入南京，40多天30万生灵惨遭杀戮。如果以秒来计算，平均每隔12秒钟就有一条人命消失。国之殇，民之痛，勿忘。2.说出来的话，就像一面镜子，你从镜子中看到自己，别人也从镜子中认识你。好好说话，对我们的一生来说，实在是太重要了，了解一个人，或者被别人了解，都从开口说话的那一刻开始，
西园挂绿·2024-01-24 09:00

【USTC】verilog 习题练习 41-45

41下降沿触发的寄存器题目描述在时序逻辑电路中，敏感变量不但可以是触发信号的上升沿（posedge），也可以是下降沿（negedge）,试创建8bit位宽的寄存器，所有DFF都应该由clk的下降沿（负边缘）触发。同时采用高电平有效的同步复位方式，复位值为0x34而不是零。输入格式输入信号clk，时钟信号。输入信号reset，复位信号，高电平有效（复位）。输入信号d，位宽8bit，任意数据信号。输出
enki0815·2024-01-24 07:31

杂记 2019.2.25

喜欢没话找话的消息喜欢想你此刻的神情喜欢我冲过去时你抱紧我的瞬息不确定是不是喜欢你但喜欢你带来的一切如满地樱花浪漫悲伤杂糅混乱私想藏起却不知其枯萎凋谢所以不愿给予更不愿夺取
米尚季·2024-01-24 07:16

Day 069 ‖忙乱

2019/02/21星期四生活·杂记现在，天亮得早了，走出去的时候不再是黑咕隆咚了，所以，也自然不会再委屈了，而是充满斗志。越忙时越乱，这句话一点也不错。
Ningers·2024-01-24 06:29

杂记：迟到（day29）

日常赖床到8点半出门，唯一不同的点是，出发点是距离上班地点13公里的华阳，以以往的印象一个小时完全OK，but我似乎忽视了堵车的威力，踏上505前行了20分钟后开始堵车，在天府二街附近堵了30分钟终于恢复正常车速……后来10点才到公司……哭了……每天都在辞工的边缘徘徊……2019101420：01雯子
第四影子·2024-01-24 04:00

杂记

2019年03月21日。朋友F从外地求学回来，傍晚一起参加活动碰见了。问他有何收获？他回答我：“其实一年365天是一天而已，我们重复着完全相同的动作，我们的举动、行为都一模一样，只是遇到的人不一样罢了，人在变，场景在变，可是自己不会变！”我同意了他的说法，活过的每一天都是一样的，有时我们高兴了，过得精彩一点，有时我们不高兴了，辜负一次辛苦的太阳为我们东升西落，辜负我们的心脏一回为我们辛苦的跳动！负
ismail五口嘻嘻·2024-01-23 18:37

【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现

测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、verilog
大屁桃·2024-01-23 15:20

SystemC学习笔记(三) - 查看模块的波形

查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的Verilog
crazyskady·2024-01-23 13:04

「HDLBits题解」Shift Registers

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Shift4-HDLBitsmoduletop_module(inputclk
UESTC_KS·2024-01-23 13:11

Xilinx FPGA 权威书籍指南 基于Vivado 2018 集成开发环境

ff4889iVerilog数字系统设计教程_夏宇闻深入浅出玩转FPGA_吴厚航《深入浅出玩转FPGA》视频教程：35课时FPGA项目实例资料合集FPGA从入门到精通.实战篇数字逻辑基础与Verilog
light6776·2024-01-23 13:41

耽推|No.10《心机受穿成天真美人后》by挽轻裳

文案：3星推荐杂记谈：从文案可知，主角白锦扶（0）穿书了，原书应该是本np文，但经过白锦扶的“大刀阔斧”后，本文成了正儿八经的1v1，he。
耽推杂记·2024-01-23 12:44

【USTC】verilog 习题练习 31-35

31if语句与锁存器题目描述使用verilog设计电路时，应按照如下流程：确定你需要的电路或逻辑门确定输入输出信号，以及产生输出信号的组合逻辑块确定组合逻辑块后面是否加上一组触发器。
enki0815·2024-01-23 10:42

【USTC】verilog 习题练习 36-40

36条件运算符题目描述Verilog中有一个跟C语言中类似的三目条件运算符（?:）,其语法格式为：(condition?
enki0815·2024-01-23 10:11

Quartus联合 ModelSim仿真及测试

插件系列文章目录：（1）modelsim安装使用及Vivado关联（2）VSCode关联VIVADO编辑Verilog（3）Modelsim观察波形–基础操作述（4）Quartus联合ModelSim仿真及测试文章目录前言一
C.V-Pupil·2024-01-23 08:45

quartus和modelsim联合仿真详细教程

详细步骤如下：1、编辑verilogHDL语言本次拟实现组合逻辑功能，其代码如下：此为一组合逻辑电路，其原理图可在quartus中绘制出：此即为实现的功能。
hxyo·2024-01-23 08:15

VHDL/Verilog编译错误总结

VHDL编译错误总结VivadoVHDLVerilogQuartusVHDLVerilogLatticeVHDLVerilogVivadoVHDL[Synth8-2778]typeerrorneartxen_sync
FPGA的花路·2024-01-23 08:44

IIC总线的原理与Verilog实现

IIC总线的原理与Verilog实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点：2.2IIC总线协议详解：2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤
FPGA的花路·2024-01-23 08:14

家庭杂记 2021.12.28

1给姐姐借的古龙的《绝代双骄》四本书，一个星期不到就已经啃完了。她说她们班上XX总是找她借书，读书也读的特别快，一天就能看完一本。我就跟姐姐说不用太追求速度，她立马解释说：“我不是追求速度，我会一边看一边回头再去看前面，我会做对比不追求速度。我觉得读书还是要思考才行。”哈哈，这是偷背了我的台词吗？姐姐说今天的心理健康课老师让他们用几个关键词描述这一年。姐姐写了：开心，难过，自律。开心的是今年去了西
怡然自得的花花·2024-01-23 07:21

我的创作纪念日

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-23 07:00

Verilog中的逻辑移位和算术移位仿真

逻辑移位逻辑移位的操作符为右移（>>）高位不够的bit位补0。左移(>>）高位用呼号位补。左移（<<<）,低位补0。实例仿真结果结论对于无符号数，逻辑移位和算术移位结果是一样的。对于有符号数，逻辑右移和算术右移是不一样的。算术右移时，高位需要用符号位补。
re_call·2024-01-23 07:30

15.1_使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）

使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）1，一个简单的状态机设计：可重复性序列检测器2，可重复性状态机序列检测实现2.1，RTL设计代码实现2.2，tb测试代码实现
向兴·2024-01-23 06:28

FPGA高端项目：Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安·2024-01-23 06:52

十二月杂记2

相遇都是缘，缘尽莫强求也许每个人都以为这天地是为他一个人而存在的，当他发现自己错的时候，他便开始长大了帕累托：不是马克思的书造就了社会主义者，而是社会主义者使马克思的书闻名遐迩。不是伏尔泰的著作在18世纪产生的怀疑论，而是怀疑论使伏尔泰的著作享有盛誉。世道人心的规则，有需求就有供给，没有对应的供给就会出现对应的替代品。但世界上更多的却是徒有李杜之性情，却欠缺李杜之才华的人。谢公因子弟集聚，问：“《
漩涡诶·2024-01-23 03:16

今日杂记

去市中心的学校教研，公共交通最合适，首选地铁，方便快捷，按时照点，时间基本在掌控中。不过，高峰期上下班，人多拥挤，几乎站四十多分钟，还好，自己身体扛得住。图片发自App特别喜欢纬一路的树，粗壮粗壮的，让人喜欢，还有满地的鸟粪，哈哈，据说，“天使（屎）”会时不时地光顾路人的衣服或者头发。今天正好，装备齐全，有帽子哈。图片发自App小学的大课间，孩子们朝气蓬勃，还有在楼顶活动的，篮球特色学校，真不错，
茉茉前行·2024-01-23 03:00

「每日一诗」无数春笋满林生，柴门密掩断行人

《猗觉寮杂记》：杜诗：“会须上番看成竹。”元诗：“飞舞先春雪，因依上番梅。”俱用上番字，则上番不独为竹也。韩退之《笋》诗：“且叹高无数，庸知上几番。”又作平声押。斩新、上番，皆唐人方言
小满儿·2024-01-23 01:40
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他