axi

使用vivado封装IP

AddressMapAddr相关tcl修正警告BusInterface'clk':ASSOCIATED_BUSIFbusparameterismissing.rst识别成低有效复位BusInterface'up_axi
山音水月·2023-10-05 06:11

AMBA总线APB、AHB、AXI（详细）总结附实例便于快速掌握

目录一、简介二、具体内容2.1APB2.2AHB2.3AXI三、总线对比3.1总体对比3.2部分功能差异四、其他相关链接1、PCI总线及发展历程总结2、SPI协议详细总结附实例图文讲解通信过程3、I2C
快乐的学习·2023-10-02 19:51

BL808学习日志-0-概念理解

一、主核心的介绍1.三个核心在FREERTOS系统中相互独立，各负责各自的外设和程序；其中M0和LP核心在一个总线上，D0单独在一个总线上，两个总线使用AXI4.0(??)通讯？
DINGDING_GO·2023-09-30 19:56

【Aurora 8B/10B IP(1)--初步了解】

7GTX/GTH系列、UltraScale™GTH或UltraScale+™GTH收发器和4绑定GTP收发器•Aurora8B/10B协议规范v2.3顺从的•资源成本低（请参阅资源利用率）•易于使用的AXI4
LEEE@FPGA·2023-09-30 06:57

VUE axios封装

Content-Type"]="application/json;charset=utf-8";//axios.defaults.withCredentials=true//是否跨域//创建一个单例consthttp=axi
致橡树丶·2023-09-29 21:34

ZYNQ PS-PL数据交互方式总结（好文）

目录一，中断：二，IO方式：MIOEMIOGPIO三，BRAM或FIFO或EMIF1，通过BRAM实现PL/PS之间交互2，通过AXI-StreamFIFO完成PS和PL部分的数据交互3，通过EMIF进行
一个早起的程序员·2023-09-29 05:03

面试官：你了解axios的原理吗？有看过它的源码吗？

';axios(config)//直接传入配置axios(url[,config])//传入url和配置axios[method](url[,option])//直接调用请求方式方法，传入url和配置axi
linwu-hi·2023-09-27 18:47

ARM Soc内部总线

由于soc架构，把常用外设（控制器）集成到芯片内部，所以需要一种总线协调ARMcore与这些内部外设的通信，于是有了APBandAHB以及AXi这种片上总线。
嵇康·2023-09-26 20:15

【【萌新的SOC大学习之hello_world】】

萌新的SOC大学习之hello_worldzynq本次helloworld实验需要PS-PLConfiguration页面能够配置PS-PL接口，包括AXI、HP和ACP总线接口。
ZxsLoves·2023-09-26 11:24

Aurora 64B/66B 协议介绍

特性：高带宽，仅受限于收发器的数据速率支持大量键合线路，实现较高的总带宽支持全双工和单工通道无限帧尺寸/灵活组帧小型逻辑封装，采用标准的AXI-ST接口。内置流程控制
庸医~·2023-09-26 03:25

Element登录+注册

创建用户登录注册组件1.3.5配置路由1.3.6修改项目端口并启动项目二、数据交互2.1数据导入2.2ssm项目导入2.3安装引用相关模块2.3.1安装相关模块2.3.2引用相关模块2.4axios之get请求2.5axi
Kissship·2023-09-25 13:18

面试官：你了解axios的原理吗？有看过它的源码吗？

';axios(config)//直接传入配置axios(url[,config])//传入url和配置axios[method](url[,option])//直接调用请求方式方法，传入url和配置axi
·2023-09-25 11:21

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX篇字符设备驱动控制AXI-GPIO
Mliameikoo·2023-09-24 17:18

Zynq AXI-ACP接口简介

ZYNQ中的AXI接口包含三个类型，共9个，主要用于PS与PL的互联。
黄埔数据分析·2023-09-23 19:01

FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

本文主要介绍ZynqUltraScale+MPSoC系列器件的PS-PL之间互连的AXI总线接口。
黄埔数据分析·2023-09-23 19:31

apb/axi异步桥实现

1.基本异步处理电路1.1电平同步1.2脉冲同步现将脉冲变成电平，同步之后再恢复，1.下面是脉冲展电平的做法2.下面是电平恢复脉冲1.3异步fifo1.4demux同步DEBUX通过一个同步到目标时钟域的信号作为目标时钟域多比特数据更新的使能信号2.Qualifiersynchronization其实和demux很相像，先选择一个qualif的singal做同步，同步到ck2之后，用该信号做其他数
cy413026·2023-09-21 04:17

Xilinx AXI4 相关

正点原子相关视频SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】，SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015·2023-09-18 05:21

【ARM Coresight 系列文章 21 -- SoC-400 介绍 】

文章目录1.CoresightSoC-4001.1DAP组件1.2SWJ-DP1.3DAPBUS互联1.4AXI-AP1.5APB-AP2.互联2.1APB互联组件2.2ATB互联组件2.2.1replicator2.2.2funnel2.2.3upsizer2.2.4downsizer2.2.5asynchronousbridge2.2.6synchronousbridge3
CodingCos·2023-09-17 06:21

【ZYNQ实战】利用AXI Quad SPI快速打通Linux至PL端SPI从设备

关注、星标嵌入式客栈，精彩及时送达[导读]前面写过篇介绍ZYNQ基本情况的文章，今天来肝一篇实战文章介绍AXIquadSPI使用方法，如果你正使用ZYNQ的这个IP，希望对你有所帮助。初识AXIquadSPI自《PG153AXIQuadSPIv3.2》支持：LegacyModestandardmode:准SPI通常就称SPI，它是一种串行外设接口规范，有4根通信脚：SCK（时钟）,CS（片选）,M
嵌入式客栈·2023-09-16 03:06

2024届数字IC设计秋招面经-鼎信

一面技术面9.4不到半小时问项目和基础知识，当天出结果，第二天安排面试(不确实是技术还是HR)1.自我介绍2.挑一个熟悉的项目介绍下(AES加密算法)3.项目中用到了AXI总线，介绍下AXI突发传输如何实现的
搞IC的小冯·2023-09-14 23:45

VUE3写后台管理(3)

mockjs10.axios11.echarts2.首页1.布局Main2.头部导航栏CommonHeader3.左侧菜单栏CommonLeft4.首页Home1.从后端获取数据显示到前端table的三种方式2.axi
我是小z呀·2023-09-13 17:53

【ARM AMBA AXI 入门 11 - AXI 总线 AWCACHE 和 ARCACHE 介绍】

文章目录1.1AXI传输事务属性1.1.1slavetype1.1.2系统级缓存1.2MemoryAttributes1.2.1Bufferable，AxCACHE[0]1.2.2Modifiable,
CodingCos·2023-09-12 06:12

深入浅出AXI协议（6）——传输属性

一、前言在之前的文章中，我们介绍的主要内容是AXI协议的数据读写结构和读写响应结构，主要讲述了当遇到各种特殊情况时,AXI如何完成数据的读写操作，最后介绍了读写响应的4种类型。
apple_ttt·2023-09-11 21:30

ZYNQ学习笔记

2.AXI总线学习小结。https://blog.csdn.net/l471094842/article/details/910484743.AMBA总线协议AHB、APB、AXI对比分析htt
JACKLJ1998·2023-09-11 04:24

详解AXI4-Lite接口（3）--AXI4-Lite接口IP源码仿真及分析（Master接口）

写在前面在前文我们已经对Slave接口的代码做了分析，并观察了其仿真波形，在本文我们将生成AXI4-Lite_Master接口的IP来对其解析。
孤独的单刀·2023-09-11 03:00

详解AXI4-Stream接口（3）--AXI4 STREAM DATA FIFO IP的使用

目录1、AXI4STREAMDATAFIFO是什么？2、自己编写的仿真验证3、官方例程仿真1、AXI4STREAMDATAFIFO是什么？
孤独的单刀·2023-09-11 03:30

详解AXI4-Full接口（1）--什么是AXI4-Full接口？

目录1、什么是AXI4-Full？2、通道（Channel）2.1、AXI读取传输事务2.2、AXI写入传输事务
孤独的单刀·2023-09-11 03:30

详解AXI4-Lite接口（1）--什么是AXI4-Lite接口

目录写在前面1、什么是AXI4-Lite？2、通道（Channel）2.1、AXI读取传输事务2.2、AXI写入传输事务
孤独的单刀·2023-09-11 03:30

详解AXI4-Stream接口（1）--什么是AXI4-Stream接口？

目录写在前面1、什么是AXI4-Stream？2、AXI4-Stream的信号描述2.1、系统类2.2、传输数据类
孤独的单刀·2023-09-11 03:29

Vivado XADC IP核 使用详解

XADC简介XADCWizardBasicInterfaceOptions：一共三种，分别是AXI4Lite、DRP、None。勾选后可在界面左侧看到相应通信接口情况。
怪都督·2023-09-09 13:26

终止请求：终止axios，JQ请求方法

连续点击优化前：连续点击优化后：终止axios请求:api.js增加配置（request.cancelToken）importaxiosfrom'axios'importVuefrom'vue'//构建axi
cnailili·2023-09-09 12:40

深入浅出AXI协议（5）——数据读写结构&读写响应结构

Narrowtransfers）1、示例12、示例2四、字节不变性（Byteinvariance）五、未对齐的传输（Unalignedtransfers）六、读写响应结构七、总结一、前言在之前的文章中，我们介绍了AXI
apple_ttt·2023-09-09 10:25

AMBA-CHI学习指引-1.AMBA协议簇介绍

工作中常接触并了解到AXI和APB，AHB等协议，用起来感觉也是相似的，但是CHI确实没有什么概念，也比较感兴趣，打算记录一下学习过程。
飞行的香蕉·2023-09-07 01:49

[architecture]-ARM AMBA/AXI/ACE/LITE总线介绍

快速链接:.个人博客笔记导读目录(全部)付费专栏-付费课程【购买须知】:【精选】ARMv8/ARMv9架构入门到精通-[目录]目录术语：AMBA的发展AXIchannelsChannelsignalsWritechannelsignalsReadchannelsignals功能的介绍Protectionlevelsupport（AWPROTandARPROT）Atomicaccesses术语：Ad
代码改变世界ctw·2023-09-07 01:48

【AMBA】ARM总线-APB/AHB/AXI介绍

1.总线简介什么是总线？首先，在学习AMBA总线之前，我们先对总线下一个定义。根据维基百科的定义：总线（Bus）是指计算机组件间规范化的交换数据（data）的方式，即以一种通用的方式为各组件提供数据传送和控制逻辑。根据chatgpt的解释：总线（Bus）是计算机中用于传输数据、地址和控制信号的一组共享的物理电线或逻辑路径。通过总线，不同的组件和设备可以相互通讯，并进行数据交换。计算机系统中的总线可
惜缘若水·2023-09-07 01:46

SV中的随机化约束

constraintc_valid_write_data{solveaccess_typebeforedata;solveburst_lengthbeforedata;(access_type==TVIP_AXI_WRITE_ACCESS
+徐火火+·2023-09-07 01:16

vue 对axios进行封装

element-uiMessage做消息提醒import{ElMessage}from'element-plus'//这是为了防止刁民反复切换页面，切换页面时对还在请求中的接口进行中断//constCancelToken=axi
轮孑哥·2023-09-06 15:40

echarts x轴数据旋转

5%",left:'3%',right:'3%',bottom:'3%',containLabel:true},xAxis:{data:chartData.xData,type:'category',axi
Shero.李建业·2023-09-05 20:41

Zynq 使用PYNQ AXIS DMA LoopBack实验

dma.html#pynq-libraries-dmaIPconnectedtotheAXIMaster(HPorACPports)hasaccesstoPSDRAM.搭建Vivado工程，DMA环回，注意axi_dma
Simpreative·2023-09-04 03:04

三、E906移植----FPGA生成可用的比特流并实现串口发送

另外，把E906的amba3.0soc总线换成AXI4.0就基本上
大功率灯泡·2023-09-03 09:21

使用axi_quad_spi操作spi_flash

文章目录基本测试情况IP支持的命令基本测试情况有spi_flash需要访问，为简单计，选择使用axi_quad_spi进行操作。
山音水月·2023-09-02 03:39

深入理解AMBA总线协议（AXI总结篇）

AXI总线已经是AMBA总线中最常见，使用最频繁的总线，并且没有之一。
移知·2023-08-31 17:59

SOC总线学习记录之ICB（Internal Chip Bus）

ICB总线的初衷是为了能够尽可能地结合AXI总线和AHB总线的优点，兼具高速性和易用性，它具有如下特性：相比AXI和AHB而言，ICB的协议控制更加简单，仅有两个独立的通道，如图所示，读和写操作共用地址通道
勇敢凡凡·2023-08-31 16:09

深入浅出AXI协议（3）——握手过程

一、前言在之前的文章中我们快速地浏览了一下AXI4协议中的接口信号，对此我们建议先有一个简单的认知，接下来在使用到的时候我们还会对各种信号进行一个详细的讲解，在这篇文章中我们将讲述AXI协议的握手协议。
apple_ttt·2023-08-31 00:23

Verilog 学习路线

2148在一个CPU系统中，有2个master通过一个2*1的AXI总线访问一个Slave简述如何构造验证场景来进行验证，并
码尔泰·2023-08-30 18:58

＜AMBA总线篇＞ AXI总线协议介绍

目录01AXI协议简介AXI协议特性AXI协议传输特性02AXI协议架构AXI协议架构writetransaction(写传输)readtramsaction(读传输)Interfaceandinterconnect
杰克拉力船长·2023-08-30 10:25

synopsys dw_axi_dmac 使用集成经验

#总体简介AHB/APB用于寄存器配置和访问，2个AXIMasterport用于实现数据src和dst的搬运，带perh请求握手接口，独立的debuginterface，中断接口#主要特性▲共32个channel，每个通道都对应一对src和dst▲每个channel都是单向的▲2个AXIMaster支持多层级连接访问▲mem2mem,mem2perh,perh2mem,perh2perh▲端模式可
轻量IP核·2023-08-29 16:30

TEMAC多网口逻辑设计

1，整体的设计逻辑（tri-modeethIP）+硬件88E111（PHY），两者之间的配置通过MDC、MDIO进行交互；逻辑使用XilinxIP，用户逻辑和IP之间交互涉及到AXI标准接口，包括：AXI-Stream
江海154·2023-08-29 05:09

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重
apple_ttt·2023-08-26 13:31

深入浅出AXI协议（2）——通道及信号

一、前言在之前的文章中，我们主要介绍了什么是AXI协议，AXI协议的特点与优点，然后对于AXI协议非常重要的五通道结构进行了介绍，了解了5个通道各自的作用。
apple_ttt·2023-08-26 13:29
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他