fpga算法设计

中文核心or EI 的写作之路(链接)

计算机工程与应用征文涉及的领域包括但不限于：高性能计算机体系结构、高性能计算机系统软件、高性能计算环境、高性能微处理器、高性能计算机应用、并行算法设计、并行程序开发、大数据并行处理、科学计算可视化、云计算和网格计算相关技术及应用
搬砖班班长·2023-11-20 16:50

ZYNQ学习笔记：基本介绍

可编程的SoC叫做SoPC，FPGA就是这样的可编程配置的片上系统，ZYNQ则是在FPGA的基础上又加入了嵌入式系统部分。即ZYNQ=F
zkj12340·2023-11-20 16:49

我的数字IC学习路线

引言很多朋友和我一样也是从FPGA转行入到数字IC，所以对数字IC很多知识也不是很清楚，我也一样不清楚，我想把我的数字IC学习路线记录在此,全网也没有博客能如此详细的汇总这条路线并且分享出来，本博主希望开一个第一次
ciscomonkey·2023-11-20 16:15

FPGA实现直流电机驱动(速度位置控制)

一.简介本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯将其称为环，即速度环和角度环(位置环))。
FPGA之旅·2023-11-20 15:45

FPGA驱动eMMC系列(二)-------上电初始化

FPGA驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。
FPGA之旅·2023-11-20 15:15

FPGA驱动eMMC系列(三)-----命令的发送与接收

关注微信公众号FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。FPGA驱动eMMC系列(二)
FPGA之旅·2023-11-20 15:15

FPGA语法相关知识合集

一.相关概念1.四种结构说明语句2.initial与always的异同点3.task与function的3个不同点4.task的语法结构(定义及调用)5.function的语法结构(定义及调用)6.function的一个必须有和一个必须没有，使用规则7.自动（递归）函数是什么？8.四种用来输出信息的系统任务是？9.$display()的格式？10.$display()输出不定值和高阻值的规则？11
little ur baby·2023-11-20 14:44

FPGA实现平衡小车(文末开源！！)

FPGA平衡小车一.硬件介绍底板资源:TB6612电机驱动芯片*2MPU6050陀螺仪WS2812RGB彩色灯*4红外接收头ESP-01SWIFI核心板微相A7_LiteArtix-7FPGA开发板电机采用的是平衡小车之家的
FPGA之旅·2023-11-20 14:40

【FPGA】IP核

一.IP核是什么IP：知识产权，半导体产业中：在ASIC和FPGA中定义为预先设计好的电路功能模块。在使用的时候其他用户可以直接调用IP核心。
おもいね·2023-11-20 14:50

【FPGA】Verilog：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN

目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一
柠檬叶子C·2023-11-20 14:19

VivadoAndTcl: read_verilog

#举例如下read_verilogC:/Data/FPGA/TopModule.vread_verilog{C:/Data/FPGA/TopModule.vC:/Data/FPGA/InitModule.v
Unknown_Fighter·2023-11-20 11:56

数据结构算法设计——动态规划——最长不下降子序列LIS

一、什么是最长不下降子序列我们以字符子序列为例解释：字符子序列：指的是字符串中不一定连续但先后顺序一致的n个字符，即可以去掉字符串中的部分字符，但不可改变其前后顺序。如abcdefg中，acdg，bdf属于它的子序列，而bac，dbfg则不是，因为它们与字符串的字符顺序不一致。公共子序列：如果序列C既是序列A的子序列，同时也是序列B的子序列，则称它为序列A和序列B的公共子序列。如对序列1,3,5,
给你糖ya·2023-11-20 09:29

FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）

FPGA_IIC代码-正点原子野火小梅哥特权同学对比写法（3）工程目的IIC时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示
自小吃多·2023-11-20 08:16

2022“杭电杯”中国大学生算法设计超级联赛（1）1012 Alice and Bob

Alice可以将一堆数字分成两队，而Bob可以将其删去一堆，并i减去1，若是有0的出现则Bob获胜反之Alice获胜。所以我们每一次都将数字分为两队，并和前面为一体，如果有零的出现肯定是出现在一开始第一次的时候，所以只要全部模拟完毕之后判断一下开头的数字是否为0就可以。#includeusingnamespacestd;inta[100005];intn;intmain(){intt;while(
taikonaut..·2023-11-20 07:59

FIR滤波器的MATLAB与FPGA的设计实现

FIR滤波器的MATLAB与FPGA的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。
凌云望远·2023-11-20 05:23

fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现

截位是滤波器设计的关键，此处的处理方法是：14位的输入数据(14b的ADC)，18位二进制补码表示的滤波器系数，除去符号位，相乘后小数位是13+17=30，加法运算不改变小数位数。另外系统测试电路板用的是USB总线，USB控制器的数据位宽是16，因而把输出数据截到16位，然后送给FIFO，从而传到计算机。截位用VerilogHDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊·2023-11-20 05:53

基于FPGA的FIR数字滤波器设计

clear;closeallfc=1/4;fs=5/16;%输入给定指标Rp=3;As=60;Fs=2;f=[fc，fs];m=[1，0];%计算remezord函数所需参数f，m，devdev=[(10^(Rp/20
fpga和matlab·2023-11-20 05:48

基于FPGA的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）

基于FPGA的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）引言：有限脉冲响应（FIR）数字滤波器在信号处理中起着重要作用。
心之执着·2023-11-20 05:15

北邮22级信通院数电：Verilog-FPGA（10）第十周实验 实现移位寄存器74LS595

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画·2023-11-20 04:41

循环优先级仲裁~位屏蔽仲裁算法

参考了FPGA奇哥（下列视频中UP主）的讲解。应该可以对多路读写DDR3进行操作，仅仲裁，不涉及DMA和Uibuf等。2023年11月所写，暂未进行测试，日后补上。第二天已完成测试，功能可行。
NoNoUnknow·2023-11-20 04:40

算法设计与分析复习--贪心（一）

文章目录上一篇贪心的性质活动安排问题贪心背包问题最优装载下一篇上一篇算法设计与分析复习–动态规划贪心的性质贪心和动态规划都要求问题具有最优子结构；可用贪心方法时，动态规划可能不适用可用动态规划方法时，贪心方法可能不适用活动安排问题
ˇasushiro·2023-11-20 04:34

算法设计与分析复习--贪心（二）

文章目录上一篇哈夫曼编码单源最短路最小生成树Kruskal算法Prim算法多机调度问题下一篇上一篇算法设计与分析复习–贪心（一）哈夫曼编码产生这种前缀码的方式称为哈夫曼树哈夫曼树相关习题AcWing148
ˇasushiro·2023-11-20 04:34

NI.LabVIEW.v8.6.1.FPGA.Module-ISO 2CD（FPGA开发）

Ardence产品:Ardence.RTX.v7.1.SDK1CD（提高windows实时能力的解决方案，其在Windows平台上提供了一个实时子系统）Ardence.RTX.v7.1.Runtime1CD-+虚拟设备及自控+-~~~~~~~~~~~~~~~~~~~美国NI仪器公司产品:NILabView.pro.v8.2.中文版-ISO1CDNI.LabView.v8.6.1-ISO2CDNI.
CGGAO·2023-11-20 04:25

算法设计与分析 | 矩阵相乘

题目编写程序，求n×m和m×k矩阵之积。输入只有1组数据。第1行是2个整数n和m(1#include//矩阵相乘voiddiv1(intn,intm,intk,inta[10][10],intb[10][10]){inti,j,p;intsum=0;intc[10][10]={0};for(i=0;i
jingling555·2023-11-20 03:16

算法设计与分析 | 众数问题（c语言）

题目所谓众数，就是对于给定的含有N个元素的多重集合，每个元素在S中出现次数最多的成为该元素的重数，多重集合S重的重数最大的元素成为众数。例如：S={1,2,2,2,3,5}，则多重集S的众数是2，其重数为3。现在你的任务是：对于给定的由m个自然数组成的多重集S，计算出S的众数及其重数。输入第一行为n，表示测试数据组数。(nintmain(){intn;//输入组数scanf("%d",&n);fo
jingling555·2023-11-20 03:16

算法设计与分析 | 最大字序列和（动态规划）

题目给定一整型数列{a1,a2...,an}，找出连续子序列{ax,ax+1,...,ay}，使得该子序列的和最大，其中，1#includeintmain(){intn,m,sum=0,i,z;inta[1000];scanf("%d",&z);while(z--){scanf("%d",&n);scanf("%d",&a[0]);m=sum=a[0];for(i=1;i=0){m+=a[i];}
jingling555·2023-11-20 03:16

算法设计与分析 | 分治棋盘

题目在一个2^k*2^k个方格组成的棋盘中，恰有一个方格与其他方格不同，称该方格为一特殊方格，且称该棋盘为一特殊棋盘。在棋盘覆盖问题中，要用图示的4种不同形态的L型骨牌覆盖给定的特殊棋盘上除特殊方格以外的所有方格，且任何2个L型骨牌不得重叠覆盖。输入第一行为k，如题意第二行为特殊点的坐标x，y输出特殊点用0输出，数据间用制表符隔开(‘t’)，要求遍历顺序按从左到右，从上到下。样例输入322样例输出
jingling555·2023-11-20 03:42

DSP芯片TMS320F2812之ADC模块的说明及使用步骤

切记不要将DSP芯片与MCU和FPGA混为一谈，它与两者之间都存在交集功能，但不能完全等同。
deer_kernel·2023-11-20 01:45

类型体系与基本数据类型（第二节）

一、设计理念1.1支持不同的计算设备与计算单元GPU和FPGAGPU（
Fuxi-·2023-11-20 01:41

EDA实验-----四位乘法器的设计（QuartusII）

二、实验设备PC机一台；FPGA实验箱一台。三、实验原理实现并行乘法器的方法又很多种，但
Gretel Tade·2023-11-20 01:02

EDA实验-----4*4矩阵键盘与数码管显示测试(Quartus ‖)

FPGA实验开发系统一套。三、实验原理本实验通过扫描4*4矩阵键盘的值，在数码管上显示对应
Gretel Tade·2023-11-20 01:02

Altera_FPGA时序约束及设计优化

-------------------------------------------------------------------------------------------一、Altera_FPGA
Ctrlturtle·2023-11-20 01:31

VIVADO时序约束之时序例外（set_false_path）

前言当FPGA设计中的逻辑行为不能满足默认的时序要求时，设计者需要使用时序例外语法对该逻辑行为进行处理，例如：有些结果只需每个一个或多个时钟周期捕获一次。
Abel……·2023-11-20 01:00

FPGA设计时序约束八、others类约束之Set_Case_Analysis

目录一、序言二、SetCaseAnalysis2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、工程示例四、参考资料一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类二、SetCaseAnalysis2.1基本概念Setcaseanalysis（设置案例分析）命
知识充实人生·2023-11-20 01:30

嵌牛4

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88751502【嵌牛导读】本文使用UDP设计一个
李泽浩·2023-11-19 23:56

Critical Warning: Synopsys Design Constraints File file notfound: 'CMTT.sdc'. A Synopsys Design Cons

在使用quartusii进行FPGA开发时，遇到如下警告信息：CriticalWarning:SynopsysDesignConstraintsFilefilenotfound:'CMTT.sdc'.ASynopsysDesignConstraintsFileisrequiredbytheTimeQuestTimingAnalyzertogetpropertimingconstraints.Wit
亦可西·2023-11-19 18:04

基于Zynq FPGA对雷龙SD NAND的测试

文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、测试结果六、总结一、SDNAND特征1.1SD卡简介  雷龙的SDNAND有很多型号，在测试中使用的是CSNP4GCR01-AWM与CSNP32GCR01-AOW。芯片是基于NANDFLASH和SD控制器实现的SD卡。具有强大的坏块管理和纠错功能，
PPRAM·2023-11-19 18:01

FPGA资源之LUT

资源简介二、LUT查找表资源（SLICEM、SLICEL）三、LUT资源3.1LUT资源工作原理3.2LUT资源内部结构3.3LUT功能的拓展3.4LUT硬件原语一、CLB资源简介  Xilinx7的FPGA
PPRAM·2023-11-19 18:31

【Synopsys Bug记录】DC综合报错（显示warning：Unable to resolve reference）

该SOC已经成功在FPGA上运行了，按理说在设计上是没有问题的。在反复查看综合报告与RTL设计源码后，终于解决了Bug。
PPRAM·2023-11-19 18:01

瓷片电容、钽电容、电解电容区别---电源设计中的去耦电容应用实例

很多人搞ARM，搞DSP，搞FPGA，乍一看似乎搞的很高深，但未必有能力为自己的系统提供一套廉
KeFan2615·2023-11-19 18:15

算法设计与分析复习--动态规划

文章目录上一篇动态规划性质矩阵连乘问题凸多边形最优三角部分最长公共子序列0-1背包问题下一篇上一篇算法设计与分析复习–递归与分治（二）动态规划性质与分析法类似：将原问题分解为子问题不同点：不是通过递归的方式
ˇasushiro·2023-11-19 14:16

算法设计与分析复习--递归与分治（二）

文章目录上一篇归并排序统计逆序对快速排序线性时间选择最接近点对问题一维二维循环赛日程表下一篇上一篇算法设计与分析复习–递归与分治(一)归并排序问题特点：局部有序到整体有序AcWing787.归并排序#include
ˇasushiro·2023-11-19 14:46

算法设计与分析复习--求解最大子段和问题(分支法、动态规划）

文章目录问题描述分治法动态规划法问题描述最大子段和问题；洛谷P1115.最大子段和分治法利用归并排序的方法，但是由于是算最大子段和所以，并不能将它变成有序的，左边和右边的最大子段和通过调用函数，而中间的要算左边最大，右边最大加起来才是中间的最大子段和最后返回左，右，中的最大值#include#include#include#defineintlonglongusingnamespacestd;co
ˇasushiro·2023-11-19 14:15

ZYNQ7020 FPGA如何从Flash启动的详细步骤

ZYNQFPGA程序固化FLASH一、创建BOOT.bin工具vivado2017.41创建工程。包括创建工程，编写程序，添加约束。2创建一个BD文件。
硬是要得·2023-11-19 13:36

基于FPGA的五子棋（论文+源码）

1.系统设计在本次设计中，整个系统硬件框图如下图所示，以ALTERA的FPGA作为硬件载体，VGA接口，PS/2鼠标来完成设计，整个系统可以完成人人对战，人机对战的功能。
沐欣工作室_lvyiyi·2023-11-19 12:58

某大厂伺服驱动器量产方案

标配CANopen、高精度运动控制，高速总线通讯，主芯片28335+FPGA，已验证过，带can和485通讯，程序代码能自动识别电机参数、惯量识别、低频振动抑制，含MODBUS、CANopen通讯。
cooldog123pp·2023-11-19 09:32

FPGA模块——IIC协议（读写PCF8591）

FPGA模块——IIC协议（读取PCF8591）PCF8591/AT8591芯片对iic协议的使用PCF8591/AT8591芯片低功耗8位CMOS数据采集设备，4路模拟输入，1路模拟输出，分时多路复用
云影点灯大师·2023-11-19 07:30

[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输

二、任务分析本实验的硬件设计部分及vitis均参照了ALINXFPGAZYNQUltrascale+MPSOC教程中实验基于AN9280模块的ADC采集以太网传输，其B站视频链接如下【62】ALINXZynqMPSoCXILINXFPGA
Laid-back guy·2023-11-19 06:24

Zynq上用Lwip接收命令，发送数据

主要的学习资源都来自于Xilinx的官方例子，还有FPGADesigner同学的blog。年纪大了，一边带孩子一边学习，效率实在低。还有很多地方搞不明白，只有在以后的日子里慢慢补。
头有点晕™·2023-11-19 06:17

考研计算机科学814,2017年西南科技大学计算机科学与技术学院814程序综合设计考研题库...

一、算法设计题1．试设计一个C语言算法(或C语言程序)：用单链表做存储结构，以回车符为结束标志，输入一个任意长度的字符串，然后判断该字符串是否为“回文”(正向读和反向读时，串值相同的字，输出信息“Yes
delawarearthur·2023-11-19 05:39
上一页 33 34 35 36 37 38 39 40 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他