E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
hdlbits刷题记录
「
HDLBits
题解」Ringer
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Ringer-HDLBitsmoduletop_module(inputring
UESTC_KS
·
2024-01-15 19:25
HDLBits
题解
Verilog
「
HDLBits
题解」Bcdadd100
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Bcdadd100-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-15 19:22
HDLBits
题解
Verilog
【Verilog】
HDLBits
题解——Circuits/Sequential Logic
SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68
·
2024-01-15 14:05
#
Verilog入门
verilog
HDLBits
fpga
【Verilog】
HDLBits
题解——Verilog Language
BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
HDLBits
Verilog
题解
【Verilog】
HDLBits
题解——Circuits/Combinational Logic
CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
Verilog
HDLBits
题解
【Verilog】
HDLBits
题解——Verification: Writing Testbenches
Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
verilog
HDLBits
fpga
HDLBits
Bcdadd100
该题是根据已经写好的十进制加法器(BCDone-digitadder)module来构建100位十进制加法器BCDone-digitadder如下modulebcd_fadd{input[3:0]a,input[3:0]b,inputcin,outputcout,output[3:0]sum);分析显然可以根据二进制的100位加法器的思路,先进行初始化,但是此时我们无法使用简单的寄存器操作来实现功
yezhangyinge
·
2024-01-15 14:04
Verilog题解
verilog
HDLbits
Conwaylife题目的一种解法
前言最近在刷
HDLBits
准备今年的提前批和人秋招,目前刷到有限状态机后,发现前面的大部分题目比较基础。目前比较有难度和有意思的题目就是Conwaylife,二维元胞自动机。这里仅提供笔者自己的解法。
WaterSplash
·
2024-01-15 14:34
fpga
verilog
「
HDLBits
题解」Always casez
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscasez-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Always nolatches
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysnolatches-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
Verilog
「
HDLBits
题解」Module cseladd
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Modulecseladd-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Always case
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscase-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
Verilog
「
HDLBits
题解」Always case2
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwayscase2-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-15 14:28
HDLBits
题解
fpga开发
Verilog
CTFShow web入门题
刷题记录
CTFShowweb入门题
刷题记录
(信息搜集)web1提示:开发注释未及时删除打开网页查看源代码发现flag:flag{2b2cf8e3-f880-41e1-a8ff-02601b3d998f}web2
打酱油的杯具
·
2024-01-14 23:12
做题记录
web
CTFShow web入门
刷题记录
-爆破
CTFShowweb入门
刷题记录
-爆破web21先下载提供的密码包,查看hint得知考点为tomcat账号提示为amdin,点击提交并使用burpsuit抓包发现底下为一串经过base64编码的文字,翻译后得知为
打酱油的杯具
·
2024-01-14 23:12
做题记录
ctfshow 命令执行
刷题记录
目录web29.web30.web31.web32.web33.web34.web35.web36.web37.web38.web39.web40.web41.web42.web43.web44.web45.web46.web47.web48.web49.web50.web51.web52.web53.web54.web55.web56.web57.web58.web59.web60.web61.
ke1nys
·
2024-01-14 23:42
php
开发语言
web安全
学习
ctfshow 信息搜集
刷题记录
目录web1.web2.web3.web4.web5.web6.web7.web8.web9.web10.web11.web12.web13.web14.web15.web16.web17.web18.web19.web20.web1.查看源码,发现flag.web2.先查看源码,然后发现flag。web3.查看源码没发现flag,于是尝试扫了下后台,没发现隐藏文件,就抓个包看看,结果发现了fla
ke1nys
·
2024-01-14 23:41
php
web安全
学习
CTFSHOW
刷题记录
想分享两个舒服的题目,为什么说舒服呢?就是不用费尽心思去想绕过和其它的坏心思了。不买关子了,就是想分享分享sql注入时遇到的盲注用脚本跑会是一件很简单又舒服的事。这里我先申明,脚本不是我写的,是看师傅们的wp未经允许拿来的,如有冒犯,请私聊我删除即可。目录萌新记忆web8萌新记忆拿到题目没有任何思路的,前端源码也没有什么异样,通常这个时候的想法就是扫网站看看有没有其它的界面或者是源码泄露等等。然后
errorr0
·
2024-01-14 23:10
刷题+WP
python
sql
web安全
安全
ctfshow 爆破
刷题记录
目录web21.web22.web23.web24.web25.web26.web27.web28.web21.先抓包,看到一个新增的base64编码,解码得到刚刚输的账号密码。然后就可以下载题目给的字典进行爆破了。点进去后拿到flagweb22.这个学到了啥是主域名啥是二次域名。主域名和子域名简单易懂详细讲解_今儿个努力呀。的博客-CSDN博客_主域名和子域名的区别大概就是这篇文章写的样子随便查
ke1nys
·
2024-01-14 23:10
web安全
php
学习
CTFshow web3 菜鸡
刷题记录
打开题目发现整个界面只有一句话,F12查看源码之后无果,根据这个格式后想到可能会存在文件包含漏洞。因为常见的导致文件包含漏洞的函数有:“PHP:include(),include_once(),require(),require_once()等”,因为开发人员往往都希望代码相对灵活,所以会将()被包含的文件设置为变量从而实现灵活的调动,但这也导致了从客户端可以调用一个恶意文件导致包含漏洞。既然已经
是Enterprise!
·
2024-01-14 23:40
CTFshow
php
安全
经验分享
网络安全
[CTFshow 红包挑战]
刷题记录
文章目录红包挑战7红包挑战8红包挑战9红包挑战7考点:xdebug拓展源码访问/hack.php,然后再修改命令即可红包挑战8考点:create_function注入源码username;}}classcookie_helper{private$secret="*************";//敏感信息打码publicfunctiongetCookie($name){return$this->ve
_rev1ve
·
2024-01-14 23:39
刷题记录
web安全
学习
安全
php
ctfshow web入门
刷题记录
-信息收集
右键查看源代码JS前台拦截--无效访问view-sourcef12查看请求头和响应头可以查看robots.txt可以查看index.phps文件phps文件就是php的源代码文件,通常用于提供给用户(访问者)查看php代码,因为用户无法直接通过Web浏览器看到php文件的内容,所以需要用phps文件代替。www.zip/rar/tar.gz源码泄露readme.mdGit源码泄露,使用.git/查
·
2024-01-14 23:38
CTF
web安全
【Web】CTFSHOW PHP特性
刷题记录
(全)
知其然知其所以然,尽量把每种特性都详细讲明白。目录web89web90web91web92web93web94web95web96web97web98web99web100web101web102web103web104web105web106web107web108web109web110web111web112web113web114web115web123web125web126web127
Z3r4y
·
2024-01-14 23:36
php
ctfshow
web
ctf
php特性
网络安全
php绕过
【Web】CTFSHOW PHP命令执行
刷题记录
(全)
目录web29web30web31web32web33web34web35web36web37-39web40web41(y4✌脚本)web42-44web45web46-49web50web51web52web53web54web55-56web57web58web59web60web61web62web63-65web66-67web68-70web71web72web73-74web75-7
Z3r4y
·
2024-01-14 16:02
CTFSHOW刷题记录
ctfshow
rce
php
命令执行
ctf
web
bypass
寒假
刷题记录
,第三天
PTA甲级1009ProductofPolynomials多项式乘法#include#include#include#includeusingnamespacestd;constintN=1010;intn;unordered_mapa,res;intmain(){cin>>n;for(inti=0;i>idx>>x;a[idx]=x;}cin>>n;for(inti=0;i>idx>>x;for
xp_xht123
·
2024-01-14 03:48
算法
数据结构
2020-3-2
刷题记录
前言:每天必须写,多忙都得写,如果我今年12月份之前没做到700道,我会瞧不起我自己一辈子的0X00leetcode刷题7道206.ReverseLinkedList130.SurroundedRegions208.ImplementTrie(PrefixTree)211.AddandSearchWord-Datastructuredesign79.WordSearch212.WordSearch
madao756
·
2024-01-13 22:15
LeetCode刷题-计算无重复字符的最长子串的长度
前言说明算法学习,日常
刷题记录
。题目连接计算无重复字符的最长子串的长度题目内容给定一个字符串,请你找出其中不含有重复字符的最长子串的长度。
小鲨鱼FF
·
2024-01-13 10:10
「
HDLBits
题解」Always if
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysif-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-13 10:01
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Alwaysblock1
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysblock1-
HDLBits
/synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-13 10:31
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Module addsub
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-13 10:30
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Alwaysblock2
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Alwaysblock2-
HDLBits
//synthesisverilog_input_versionverilog
UESTC_KS
·
2024-01-13 10:56
HDLBits
题解
fpga开发
Verilog
HDLBits
题解与知识点总结(更新中)
一、GettingStarted1.1、GettingStartedmoduletop_module(outputone);//Insertyourcodehereassignone=1;endmodule1.2、OutputZeromoduletop_module(outputzero);assignzero=1'b0;endmodule二、veriloglanguage2.1、Basics2.
还是那个狗蛋
·
2024-01-12 15:33
FPGA学习
fpga开发
「
HDLBits
题解」Module pos
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Modulepos-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「
HDLBits
题解」Module name
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Modulename-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「
HDLBits
题解」Module shift8
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接moduletop_module(inputclk,input[7:0
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
fpga开发
Verilog
「
HDLBits
题解」Gates4
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Gates4-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「
HDLBits
题解」Vector3
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Vector3-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「
HDLBits
题解」Vectorr
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Vectorr-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「
HDLBits
题解」Module
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Module-HDLBitsmoduletop_module(inputa
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「
HDLBits
题解」Vectorgates
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Vectorgates-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「
HDLBits
题解」Vector0
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Vector0-HDLBitsmoduletop_module(inputwire
UESTC_KS
·
2024-01-12 15:57
HDLBits
题解
fpga开发
Verilog
笔记
学习
「
HDLBits
题解」Vector2
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Vector2-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:57
HDLBits
题解
Verilog
「
HDLBits
题解」Zero
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Zero-HDLBitsmoduletop_module(outputzero
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
学习
笔记
Verilog
「
HDLBits
题解」Wire
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Wire-HDLBitsmoduletop_module(inputin
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
fpga开发
学习
笔记
Verilog
「
HDLBits
题解」Notgate
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Notgate-HDLBitsmoduletop_module(inputin
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
Verilog
笔记
学习
「
HDLBits
题解」Module shift
本专栏的目的是分享可以通过
HDLBits
仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Moduleshift-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:53
HDLBits
题解
fpga开发
Verilog
BUUCTF
刷题记录
[BUUCTF2018]OnlineTool”选项,则Nmap会将扫描结果写入到指定的文件中,而不是在终端输出。构造payload:?host='-oGhack.php'把这串东西拼接到靶场地址后面,蚁剑链接http://靶场地址/沙箱地址/hack.php蚁剑链接flag在根目录下直接RCE:?host='-oGa.php'然后访问沙县目录下的a.php相关文章:PHPescapeshellar
块块0.o
·
2024-01-12 12:45
各种ctf的wp合集
ctf
android
网络安全
web安全
安全
BUUCTF
【Web】CTFSHOW PHP文件包含
刷题记录
(全)
温故知新。目录web78web79web80web81web82web83web84web85web86web87web88web78伪协议base64编码直接读出文件内容就行?file=php://filter/convert.base64-encode/resource=flag.phpweb79一眼data伪协议包含php脚本?file=data://text/plain,web80data
Z3r4y
·
2024-01-12 10:05
php
文件包含
ctfshow
ctf
web
网络安全
条件竞争
力扣
刷题记录
(27)LeetCode:503、42、84
503.下一个更大元素II因为数组是个循环数组,相较于普通数组要多考虑一种情况。就是当前元素的下一个更大的数可能会出现在当前元素的前面。为了解决这个问题我们需要对数组进行两次遍历。classSolution{public:vectornextGreaterElements(vector&nums){stacksk;vectorans(nums.size(),-1);sk.push(0);for(i
蓝墨408
·
2024-01-11 04:29
leetcode
算法
数据结构
c++
力扣
刷题记录
(24)LeetCode:53、392、115
53.最大子数组和这题只需要明白一点,如果i位置之前的连续子数组的和小于0,那么如果加上这个小于0的和只会让nums[i]的值变得更小。所以这个时候我们要舍弃之前的连续子数组,重新开始,也就是将i位置之前的连续子数组的和置为0classSolution{public://sum表示子数组的和,ans表示答案intsum=0,ans=-10000;intmaxSubArray(vector&nums
蓝墨408
·
2024-01-11 04:59
leetcode
算法
数据结构
c++
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他