E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
UG902
Xilinx
原版教程文档参见
Xilinx
Documentationnavigator中对应UG902：VivadoDesignSuiteUserGuideHigh-LevelSynthesis中的ManageInterface
rrr2
·
2020-08-15 11:42
HLS
HLS 1.如何在HLS上 使用xfopencv
准备vivadohls，xfopencv库xfopencv是
xilinx
最新的图像处理库，解压出来内容如下，include里是底层文件，前面三个文件夹是使用的例程。
馍加馒头
·
2020-08-15 11:22
vivado
hls
Zedboard(零）嵌入式开发-零散知识
Xilinx
SDK一、Debug的几个指令：stepinto（F5）：单步执行，遇到子函数就进入并且继续单步执行（简而言之，进入子函数）；stepover（F6）：单步执行时，遇到子函数时不会进入子函数
pro_HE
·
2020-08-15 11:40
Zedboard(五)嵌入式应用程序开发——时间性能分析
Zedboard开发之时间性能分析本篇主要介绍如何利用
Xilinx
SDK自带的分析工具，对裸机开发中的应用程序进行时耗的性能分析。主要用到的工具有2个，TCFprofiling和Gprof。
pro_HE
·
2020-08-15 11:40
FPGA配置flash
ISE配置flashhttp://www.
xilinx
.com/support/documentation/sw_manuals/
xilinx
14_7/pim_r_supported_spi_bpi_proms.htmiMPACTSPI
碰碰跳跳
·
2020-08-15 11:07
AXI_DMAC的寄存器说明
wiki.analog.com/resources/fpga/docs/hdl/regmap#folded_1ef0a96bdee03491ff600d93e2c50767_1这里是ADI提供的DMAC，不是
XILINX
mcupro
·
2020-08-15 11:51
zynq编译内核与设备树
一、
xilinx
的wiki已经有了编译方法https://
xilinx
-wiki.atlassian.net/wiki/spaces/A/pages/18842481/Build+kernel1、编译内核
ma_cheng_yuan
·
2020-08-15 11:19
ZYNQ
zynq-7000学习笔记(六)——HLS综合FAST corner并导出IP
PC平台：WINDOWS1064位
Xilinx
设计开发套件：
Xilinx
_vivado_sdk_2015.2开发板：ZedBoard参考文档：XAPP1167参考代码：XAPP1167.zip一、打开vivadohls
luotong86
·
2020-08-15 11:41
Zynq-7000
基于vivado HLS的帧差图像实现
数学原理：2.vivadoHLS实现VivadoHSL是
xilinx
公司推出的高层次综合工具，使用C/C++就能实现传统的verilog语言进行的开发，降低了开发难度
crazyMadKing
·
2020-08-15 11:00
vivado
zedboard Boot from Flash（FLASH和SD卡启动）
一个完整的引导需要至少三个件事:1FSBL2.Bitstream3.ApplicationQSPI排队串行外设接口序列周边介面(QueuedSerialPeripheralInterface)队列串行外设接口
Xilinx
ToolsàCreateZynqBootImage.BIFstandsforBootImageF
kobesdu
·
2020-08-15 10:17
zynq
ZYNQ学习之路
zedboard--USB摄像头(V4L2接口)的图片采集(十二)
/a.out运行这个文件就可以了然后再/usr目录下可以查看到采集到的图片在我的64位系统里面生成的图片是不能打开，郁闷了好久，然后就输入arm-
xilinx
-linux-gnueabi-gccv4l2grab.c-ozed-camera
iteye_7527
·
2020-08-15 10:02
不使用SDK生成BSP手动建立zynq软件工程
Xilinx
的工具的确非常强大，从vivado到SDK中软件编程，大多数事情都可以使用鼠标点击设置即可完成，这固然对快速开发有很多好处，但是对于初学者，却不那么合适了，这会导致初学者只知道如何操作而不知道具体原理
husipeng86
·
2020-08-15 10:20
zynq
解决问题
Verilog乘法的实现——几种使用多级流水实现方法对比（2）
实验内容1.
Xilinx
MultiplierIP配置成DSP实现（MultiplierConstruction：UseMults）PipelineStages：1资源使用情况PipelineStages
通信牛肉干
·
2020-08-15 10:23
FPGA知识点
Vivado的HLS (high-level synthesis) C/C++ 转化RTL
但是用HDL语言开发神经网络过于复杂，利用
Xilinx
公司的高层次综合工具vivadoHLS开发RTL逻辑的IP核则可以降低开发难度。本文主要描述了如何使用vivadoHLS的基本功能。
cy413026
·
2020-08-15 10:08
soc
Tools
已经有的ESL高层次综合(High Level Synthesis,HLS)产品
AutoPilotfromAutoESL(
Xilinx
已经收购AutoESL)BlueSpecCompilerfromBlueSpecC-to-SiliconfromCadenceDesignSystemsSynphonyCCompilerfromSynopsysCynthesizerfromForteDesignSystemsLegUpfromUniversityofTorontoCyberWo
changan2001
·
2020-08-15 10:23
HLS
BDTI研究认证以DSP为核心的 FPGA设计的高水平综合(HLS)流程
http://china.
xilinx
.com/china/xcell/xl36/2-7.pdf近年来，高级综合工具已成为在设计方案中使用或希望使用FPGA的工程师的必杀技。
changan2001
·
2020-08-15 10:23
HLS
赛灵思宣布收购 AUTOESL
支持设计者利用FPGA和可扩展式处理平台提高生产力并加速创新赛灵思公司通过增加高层综合技术扩展了设计方法，把可编程平台的优势带给了更广泛的客户群体2011年2月1日，中国北京讯—全球可编程平台领导厂商赛灵思公司（
Xilinx
changan2001
·
2020-08-15 10:22
HLS
工具
平台
编程
嵌入式
扩展
产品
ZedBoard学习手记（一） First Step——建立
Xilinx
交叉编译环境
要开发ZedBoard最重要的是
Xilinx
ISE工具集，在这个IDE里能够完成大部分的逻辑及底层软件开发工作。
ascend__a1
·
2020-08-15 10:33
Linux
Xilinx
zynq zynqMP 制作根文件系统
参考狗熊王的系列博客一步一步制作yaffs/yaffs2根文件系统
Xilinx
WikiBuildandModifyaRootfs在
xilinx
的SOCFPGA平台zynq（arm）和zynqMP（arm64
黑客三遍猪
·
2020-08-15 10:45
Xilinx
[
Xilinx
ZYNQ] #7 Vivado HLS 使用方法
HLS工程NewVivadoHLSProject-Add/RemoveFiles--添加顶层函数名-Next-Next-DeviceSelectionDialog编写C++/C代码-Csynthesis-ExportRTL创建的HLS工程如图所示Includes目录包含有HLS开发中可用的库函数Source为源文件，打开此文件时，在右侧的Directive栏会列出程序中所有用到的变量，函数和循环结
Zenor_one
·
2020-08-15 10:45
[Xilinx
ZYNQ]
HLS
【科研论文】基于FPGA和W5100的以太网通信系统设计
摘要：给出了一种基于以太网和单向光纤的数据通信实现方法.结合特定需求,利用W5100和
Xilinx
公司的Virtex5系列FPGA(现场可编程门阵列)实现了PC机到远端PC机的光纤以太网数据通信.说明了以太网接口和光模块接口的具体设计方法和实现过程
WIZnet
·
2020-08-15 10:35
科研论文
ZYNQ EMMC在sdk中实现文件读写笔记
网上搜的相关连接：https://forums.
xilinx
.com/t5/%E5%B5%8C%E5%85%A5%E5%BC%8F%E8%BD%AF%E4%BB%B6%E5%BC%80%E5%8F%91
R@
·
2020-08-15 10:25
ZYNQ
Xilinx
SDK下载失败的解决方法
在视频合成项目中，用到了
Xilinx
SDK，通过microblaze软核处理器完成前端相机OV4689和后端HDMI图像发送芯片ADV7511的配置。
田庚.Bing
·
2020-08-15 10:22
FPGA逻辑设计之设计方法
Xilinx
SDK
ug871-vivado-high-level-synthesis-tutorial第二章lab3中文
步骤1：创建新项目1.打开VivadoHLS命令提示符a.在windows系统中，采用Start>AllPrograms>
Xilinx
DesignTools>Vivado2014.2>VivadoHLS
zhulei5478565
·
2020-08-15 10:39
Zedboard(四)嵌入式应用程序开发——实例三：写入数据到SD卡
Zedboard(四)嵌入式应用程序开发——实例三：写入数据到SD卡（txt）文件中本篇介绍如何用
Xilinx
SDK创建的裸机应用程序在Zedboard上运行并将数据写入到SD卡的文件中（以txt文档为例
pro_HE
·
2020-08-15 10:00
嵌入式
zedboard
裸机开发
Xilinx
SDK
ZYNQ系统中实现FAT32文件系统的SD卡读写之三 SDK编程调试
导入到SDK后直接模板生成一个HELLOWORLD项目，之后在
XILINX
TOOLS-》BOARDSUPPORTPACKAGESETTING里面设置选择XILFFS。
mcupro
·
2020-08-15 10:59
FPGA
ZEDBOARD
ZYNQ7
pcie体系结构笔记
我们需要关注的重点1、有哪些事务（transactions）2、事务层数据包（TransactionLayerpacket，TLP）[1]3、存储器写请求与中断请求4、pcie终端设备的配置寄存器空间三、
Xilinx
hehequan
·
2020-08-15 10:21
Zynq 文件系统制作
0扩容默认
xilinx
提供的文件系统可能只有16MB，如果我们想要扩容时，需要重新制作，制作的过程可参考官方wiki（http://www.wiki.
xilinx
.com/Expanding+File+
时行居正
·
2020-08-15 10:48
FPGA
嵌入式常识
已经有的HLS高层次综合(High Level Synthesis,HLS)产品-参考
AutoPilotfromAutoESL(
Xilinx
已经收购AutoESL)BlueSpecCompilerfromBlueSpecC-to-SiliconfromCadenceDesignSystemsSynphonyCCompilerfromSynopsysCynthesizerfromForteDesignSystemsLegUpfromUniversityofToronto
FPGA-ALGOer
·
2020-08-15 10:16
FPGA基本功
Vivado中开发ZYNQ系列芯片，在SDK中进行xilffs文件系统开发遇到的问题解决方法
由于在裸机下进行开发不像具有操作系统那样，直接可以读写文件，因此文件系统的移植是一个很很大的问题，好在查阅相关资料以后发现
Xilinx
公司竟然提供了文件系统，也就是xilffs，这东西的实质说白了就是FATFS
STM32F7
·
2020-08-15 10:11
浅谈vivado HLS从C/C++到硬件描述语言转换
高层次综合（HighLevelSynthesis,HLS）是
Xilinx
公司推出的最新一代的FPGA设计工具，它能让用户通过编写C/C++等高级语言代码实现RTL级的硬件功能。
LLJ505
·
2020-08-15 10:39
EDA
Zynq Fatfs文件系统应用笔记
ZynqFatfs文件系统应用笔Hello,panda笔记介绍基于所描述的ZynqFatfs基于
Xilinx
xilffsv3.0和Sdpsv2.4，文件系统采用在Bare-Metal和轻量级操作系统中常用的
_Hello_Panda_
·
2020-08-15 10:55
xilinx随笔
晶圆级封装(WLCSP) & 倒片封装(Flip-Chip)
FPGA封装比如CSG，G（green）表示无铅；https://china.
xilinx
.com/support/answers/15023.html"G"and"V"packageHowdo"G"and"V"packagedesignatorsdifferwithrespecttoRoHS
碰碰跳跳
·
2020-08-14 13:55
xilinx
EDA
器件
《FPGA功耗及热点分析》论文解读
功耗分析工具
Xilinx
的XPowerEstimator
xiaonan0902
·
2020-08-14 12:59
FPGA
jesd204b实战操作笔记
本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204bip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议和
xilinx
的jesd204IP核相关基本知识已在前面多篇文章中详细介绍
小青菜哥哥
·
2020-08-14 06:54
核探测器与核电子学
通信
数据处理
入门Verilog---赋值和各种运算符小结
以下很多内容都是借鉴书籍《
Xilinx
FPGA开发实用教程》而得。
qq_38374491
·
2020-08-14 03:15
FPGA
入门
【接口时序】4、SPI总线的原理与Verilog实现
一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE硬件平台：1、FPGA型号：
Xilinx
公司的XC6SLX45
weixin_30851409
·
2020-08-14 02:12
petalinux-bulid失败解决方法 ERROR: qemu-
xilinx
-native-v2.11.1-
xilinx
-v2019.1+gitAUTOINC+5f38ea92fb-r0
petalinux成功安装之后，建立工程并开始使用petalinux-build编译工程，但出现报错信息：ERROR:qemu-
xilinx
-native-v2.11.1-
xilinx
-v2019.1+
yohe12
·
2020-08-14 02:46
ZYNQ学习
Xilinx
板卡夏季钜惠活动来袭！最高直降1500元！
夏日炎炎，酷暑当前作为FPGA的工程师的你需要清凉一“夏”米尔
Xilinx
板卡给你降温消暑夏季钜惠活动来袭~~~MYC-CZU3EG/4EV核心板型号：MYC-CZU3EG-4E4D-1200-C零售价
米尔MYIR
·
2020-08-14 02:11
xilinx
zynq
开发板
如何用百度大脑FZ3深度学习卡+Paddle模型创建你的应用？
前言：米尔科技的FZ3是与百度紧密合作推出的一款基于
Xilinx
ZynqUltrascaleCZU3EG芯片打造的深度学习计算卡，芯片内部集成了4核ARMA53处理器+GPU+FPGA的架构，具有多核心处理能力
米尔MYIR
·
2020-08-14 02:40
【经验整理.01】
Xilinx
网站资源导读 ISE11版
【经验整理.01】
Xilinx
网站资源导读ISE11版标签:ISE
Xilinx
入门资源2009-09-0120:41序虽然自己也曾想过，但如果不是向农要求，把曾经写过的文章编排整理，我是静不下心来好好做这件事的
weixin_30355437
·
2020-08-14 01:02
(原创)基于ZedBoard的Webcam设计(一)：USB摄像头(V4L2接口)的图片采集
Xilinx
官方给出了一个Webcam摄像头监控的例子，跑的是linaro，不知道是我的SD卡问题还是摄像头的问题，播放视频的时候总是会很卡，而且突然系统就死掉了。还是很喜欢自己动手，能学到新东西。
weixin_30611509
·
2020-08-13 20:36
基于
xilinx
异构平台上视频采集分析
1.设备树结构
xilinx
平台端vcap_csi{compatible="xlnx,video";dmas=;dma-names="port0";ports{#address-cells=;#size-cells
夕阳-鼬
·
2020-08-13 19:17
2020-08-12总结依元素科技PYNQ直播Day two
视频链接输入192.168.2.99进入（用户名、密码：
xilinx
)Jupyterbook能识别的文件格式是--.ipynb搭建好底层环境系统，再对底层环境系统一个操控。
c4d82bfede08
·
2020-08-13 03:13
xilinx
ddr3 MIG ip核使用详解
1，DDR3基本内容介绍1.1，DDR3简介DDR3全称double-data-rate3synchronousdynamicRAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的；所谓动态，是指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据；所谓随机存取，即可以随机操作任一地址的数据；所谓double-data-rate，即时钟的上升沿和下
admiraion123
·
2020-08-12 22:20
Memory
Interface
LLVM初步了解
LLVM已经被IOS开发工具、
Xilinx
Vivado、Facebook、Google等采用。LLVM核心库提供了与编译器相关的支持，可以作为多种语言编译器的后台来使用。
bcbobo21cn
·
2020-08-11 16:35
VC++
xilinx
apu ,rpu特点 及通信
ZynqUltraScale+MPSoC的PS有以下主要特点：一个四核64位ARMCortex-A53处理器，带L1和L2级缓存和ECC功能，可单独上电和关电；Cache一致性互联单元为PS和PL提供双向Cache一致性保证；SMMU（系统内存管理）单元用于PS和PL虚拟内存管理；双核ARMCortex-R5F处理器（带浮点扩展），可运行在锁步模式或独立工作模式，包含Cache和带ECC的存储，可
xiaotaiyangzuishuai
·
2020-08-11 15:14
xilinx
Xilinx
FPGA “打一拍”“打两拍”以及IOB含义
Xilinx
FPGA“打一拍”“打两拍”以及IOB含义本次总结主要是参考网上的说法，最近在接触到异步时钟同步的时候了解到利用“非阻塞赋值datadelay，造成建立/保持时间的冲突。
请answer1996
·
2020-08-11 14:53
FPGA初学
ERROR:Bitgen:342
ZedBoard学习-解决ERROR:Bitgen:3422013-02-2500:23:29分享：今天在看
xilinx
的官方手册ZedBoard-CTT-V14.1时发现手册中实验3.1AddingsoftIPinthePLtointerfacewiththeZynqPS
乔克sw
·
2020-08-11 13:32
硬件开发
锁相环PLL（一）
Xilinx
PLL IP核使用方法
新建IP核文件如图所示，在“DesignàImplementation”下的任意空白处单击鼠标右键，弹出菜单中选择“NewSource…”。在弹出的“NewSourceWizardàSelectSourceType”下，如图所示，选择文件类型为“IP(COREGenerator&ArchitectureWizard)”。“Filename”可以给新创建的PLL取个名字，我们命名为“pll_cont
qq_30866297
·
2020-08-11 12:15
FPGA
上一页
33
34
35
36
37
38
39
40
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他