E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog初级教程
5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口
目录1.蓝牙模块介绍2.UART介绍3.
Verilog
代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，
贡橙小白鼠
·
2024-01-01 02:33
fpga开发
Verilog
设计交通信号灯
目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统，能够显示红、黄、绿灯；2.交通灯控制系统具有秒表倒计时功能；3.我通过修改led六个分别表示主干道红绿黄和支干道红绿黄4.信号灯设计时间主干道绿灯，支干道红灯30s主干道红
夏澄啊
·
2024-01-01 02:32
项目设计
开发语言
fpga开发
学习
课程设计
经验分享
西北工业大学计算机组成原理实验报告——
verilog
后两次
实验要求：掌握CPU流水线执行指令的过程和原理;对CPU流水线的各种冒险问题和解决方法有深入的了解;学习使用
Verilog
HDL语言实现流水线处理器，并进行调试，使其通过
xjsc01
·
2023-12-31 20:10
计算机组成原理实验
fpga开发
西北工业大学计算机组成原理实验报告——
verilog
前两次
实验目标掌握单周期CPU执行指令的流程和原理；学习使用
verilog
HDL语言实现单周期CPU,并通过功能仿真；提高设计实现较复杂硬件系统的能力；激发对硬件设计的兴趣。
xjsc01
·
2023-12-31 20:35
fpga开发
64点FFT处理器（含
verilog
源码）（上）
欢迎大家关注我的微信公众号：原文链接：64点FFT处理器（上）前言 截止2022年2月15日，中国科学院大学《高等数字集成电路分析及设计》课程终于完结，所以我计划分享几个自己完成的实践作业，供大家交流学习。设计收获对FFT/IFF算法有了清晰的理解因为本设计为结课大作业，所以我进行了比较详细的文档介绍，并在源码中增加了自动化测试脚本，方便读者快速复现。64点FFT处理器设计报告正文一、设计内容
夕文x
·
2023-12-31 20:31
硬件开发
fpga开发
fft
芯片
UVM中factory机制的本质
factory机制本质是对System
Verilog
中new函数的重载，其带来了如下好处：提供新的创建实例的方法：根据类名创建这个类的一个实例。
夕文x
·
2023-12-31 20:31
硬件开发
芯片
fpga开发
verilog
硬件工程
学习
快速乘法器的设计（含
verilog
源码）
设计收获对booth编码，wallace树，超前进位加法器原理有了充分的认识体会到了设计的巧妙性——booth编码后对进位值的处理学会了用
verilog
编写支持随机对比测试的testbench快速乘法器设计题目
夕文x
·
2023-12-31 20:01
硬件开发
fpga开发
ASM-HEMT射频建模
注意：第一个模型发布的
Verilog
-A代码和手册（版本号为101.0.0）可在以下网站上获得：http://iitk.ac.
幻象空间的十三楼
·
2023-12-31 15:17
IC-CAP器件建模
IC-CAP软件学习
器件建模
【FPGA/
verilog
-入门学习14】vivado FPGA按键消抖
//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar
王者时代
·
2023-12-31 12:30
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习13】
verilog
1s流水灯实验
//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT
王者时代
·
2023-12-31 12:59
verilog
&FPGA
fpga开发
「
Verilog
学习笔记」序列检测器（Moore型）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledet_moore(inputclk,inputrst_n,inputdin
KS〔学IC版〕
·
2023-12-31 07:38
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」十六进制计数器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecounter_16(inputclk,inputrst_n,outputreg
KS〔学IC版〕
·
2023-12-31 07:08
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」 脉冲同步器（快到慢）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale100ps/100psmodulepulse_detect(inputclka,inputclkb
KS〔学IC版〕
·
2023-12-31 07:34
Verilog学习笔记
学习
笔记
Verilog
利用fpga(
verilog
)实现SPI-flash芯片全擦除实验
最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------
守雲开见月明
·
2023-12-31 04:58
fpga开发
利用FPGA（
verilog
）实现SPI-FLASH芯片扇区擦除
一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送
守雲开见月明
·
2023-12-31 04:58
fpga开发
22 UVM Callbacks
请参阅System
Verilog
callback-VLSIVerify以更好地理解。UVM中的phasing机制就是回调的一个简单示例。
小邦是名小ICer
·
2023-12-31 01:09
UVM
vlsiverify_uvm
曾奇峰精神分析
初级教程
50讲（27）
第二十七讲自体的发展一、曾氏语录治疗师需要在恰好的挫折的互动中，作为自体客体去深入来访者的身体。从而使来访者的自体获得更良好的自体客体功能或者说自我协同功能。功能良好的心理结构，最重要的来源是父母的人格。特别是没有敌意的坚决和不含诱惑的深情去回应孩子驱力需求的能力。二、自体客体（接第二十六讲内容）在儿童成长过程中间需要把父母想象的完美无缺。提供理想化的滋养，获得健康的人格。爸爸妈妈在孩子面前吵架甚
心理咨询师卜彬
·
2023-12-30 21:08
Verilog
inout 端口使用和仿真
inout端口是
Verilog
中一种特殊的端口类型，它可以实现双向的数据传输，既可以作为输入，也可以作为输出。inout端口通常用于实现管脚复用、三态缓冲器、总线驱动等功能。
飞多学堂
·
2023-12-30 16:33
FPGA
fpga开发
vivado-vscode 新手使用说明 -
verilog
vscode常用插件下图所示为常用插件，可根据需要安装vscode生成例化/testbench文件安装插件
verilog
-testbe
swang_shan
·
2023-12-30 16:48
Vivado
vscode
fpga开发
ide
Verilog
HDL 初步学习
Verilog
HDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）
为暗香来
·
2023-12-30 10:52
开源
verilog
模拟 i
verilog
verilator +gtkwave仿真及一点区别
开源的i
verilog
verilator和商业软件动不动几G几十G相比，体积小的几乎可以忽略不计。两个都比较好用，各有优势。i
verilog
兼容性好。verilator速度快。
yvee
·
2023-12-30 01:58
fpga开发
【路科V0】system
Verilog
基础5——数组声明与数组操作
数组声明非组合型（unpacked）特点：消耗更多的存储空间，但是更易于查找元素对于
Verilog
，数组经常会被用来做数据存储，例如reg[15:0]RAM[0:4095];//存储数组SV将
Verilog
桐桐花
·
2023-12-29 21:10
数字验证
数字验证
systemVerilog
Verilog
中`define、parameter、localparam三者的区别及举例
1、概述define：作用->常用于定义常量可以跨模块、跨文件;范围->整个工程;parameter：作用->常用于模块间参数传递;范围->本module内有效的定义;localparam作用->常用于状态机的参数定义;范围->本module内有效的定义，不可用于参数传递2、应用举例(1)define概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦define指令被编译，其在整
小生不是书呆子
·
2023-12-29 01:34
FPGA
fpga/cpld
经验分享
其他
FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历
TAG-FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
顶层模块
乐意奥AI
·
2023-12-29 01:58
FPGA
fpga
verilog
rs232串口模块
前面发了个发送模块，这次补齐，完整。串口计数器，波特率适配uart_clk.vmoduleuart_clk(inputwireclk,inputwirerst_n,inputwiretx_clk_en,inputwirerx_clk_en,inputwire[1:0]baud_sel,outputwiretx_clk,outputwirerx_clk);localparamOSC=50_000_0
yvee
·
2023-12-29 00:08
fpga开发
FPGA-
Verilog
仿真可视化
DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在
ltqshs
·
2023-12-28 19:44
FPGA
fpga开发
曾奇峰精神分析
初级教程
50讲（13）
第十三讲性与死亡一、曾氏语录人类面临的最大的困惑也许并非是生和死，而是男和女。性交是用女人来证明自己的存在。二、性与死亡俄狄浦斯冲突跟性有非常大的关系。孩子四岁以后就会对异性父母有与性有关系的幻想，超我就出现了，就对他这样的幻想进行打压。如果这个孩子处在俄狄浦斯冲突的时候，他就处在一种矛盾的状态，就表示我如果满足我与性有关系的事情的时候，就对跟我同性的父母有攻击，如果不满足的话，又是一种自我攻击，
心理咨询师卜彬
·
2023-12-28 04:17
Verilog
置换处理脚本
文章目录一、介绍二、脚本一、介绍在
Verilog
中的置换处理，为将一个数据的数据位按照某种规则进行重新排列。
暴风雨中的白杨
·
2023-12-27 23:58
脚本工具
python
verilog
Verilog
系统任务$random
一、系统任务$random$random是
Verilog
提供的一个随机数生成系统任务，调用该任务后，将会返回一个32bit的integer类型的有符号的值。
暴风雨中的白杨
·
2023-12-27 23:58
FPGA
FPGA
Verilog
数字逻辑实验之BCD码转余三码
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言；掌握BCD码转余三码电路的设计与实现。【实验环境】FPGA虚拟仿真平台。
飞扬2024
·
2023-12-27 23:44
数字逻辑
fpga开发
算法
经验分享
逻辑回归
数字逻辑实验之利用D触发器，设计并实现三位扭环计数器
【实验要求】：采用Moore（摩尔型）电路，利用D触发器，设计并实现三位扭环计数器并用
Verilog
编程语言写出其代码。
飞扬2024
·
2023-12-27 23:13
数字逻辑
fpga开发
算法
经验分享
数字逻辑实验之一位全加器的设计与实现
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言，掌握1位半加器电路的设计与实现。
飞扬2024
·
2023-12-27 23:13
数字逻辑
算法
经验分享
「
Verilog
学习笔记」超前进位加法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网超前进位加法器的实质是：对于输出的每一位Si其实都可以用Si=Ai^Bi^Cin来表示我们需要做的只是判断加法结果的最高位该取几例如本题中输入的两个数
KS〔学IC版〕
·
2023-12-27 18:59
Verilog学习笔记
学习
笔记
fpga开发
Verilog
「
Verilog
学习笔记」状态机与时钟分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网状态机写法`timescale1ns/1nsmodulehuawei7(inputwireclk,inputwirerst
KS〔学IC版〕
·
2023-12-27 18:29
Verilog学习笔记
学习
笔记
fpga开发
Verilog
Verilog
HDL 行为级建模: 单片机设计
在单片机设计中，
Verilog
HDL（HardwareDescriptionLanguage）被广泛用于行为级建模，以描述和验证单片机的功能和行为。本文将介绍如何使用
Verilog
HDL
UoEmacs_Lisp
·
2023-12-27 11:13
单片机
fpga开发
mongodb
Verilog
HDL基础语法规则与单片机
Verilog
HDL是一种硬件描述语言，常用于设计和模拟数字电路。在本文中，我们将探讨
Verilog
HDL的基本语法规则，并结合单片机的实例来演示其应用。
UoEmacs_Lisp
·
2023-12-27 11:12
单片机
fpga开发
嵌入式硬件
【System
Verilog
】 $cast动态强制类型转换
前言会经常用到$cast，但因为一直没理解透彻，每次使用都得现找内容再消化。今天自己重新总结整理一下。强制类型转换我们可以使用强制类型转换操作符（'）来改变一个表达式的数据类型。需要进行强制类型转换的表达式必须包含在圆括号内，或者必须包含在串联或复制花括号内，并且它们必须是自决的。int'(2.0*3.0);shortint'{8'hFA,8'hCE};如果将一个正的十进制数作为数据类型，那么这意
小邦是名小ICer
·
2023-12-27 07:26
SV
开发语言
【System
Verilog
】SV 数据操作及数制转换（atohex）
记录几个比较常用的数据/字符串操作函数字符串函数：len（）functionintlen()：str.len()返回字符串的长度，也就是字符串中字符的数目（不包括任何终结字符）。如果str是""，那么str.len()返回0。putc()taskputc(inti,strings)taskputc(inti,bytec)str.putc(i,c)将str中的第i个字符替换成指定的integral值
小邦是名小ICer
·
2023-12-27 07:56
SV
开发语言
【VCS】VCS 常用参数总结
在代码中使用了`ifdef编译指令2+mindelays器件延时使用sdf文件中的最小值(sdf文件中的时序(min:typ:max))3+maxdelays器件延时使用sdf文件中的最大值4–v导入库文件的
verilog
小邦是名小ICer
·
2023-12-27 07:56
开发语言
Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）
新建工程新建BlockDiagramFile保存为顶层文件新建
Verilog
HDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:33
FPGA
数据库
fpga开发
开发语言
基于Quartus Prime平台从新建工程开始以
verilog
HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用
一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:02
fpga开发
Verilog
-程序设计语句-三种建模方式
程序设计语句数据流建模显式连续赋值语句：;assign#=Assignmentexpression;隐式连续赋值语句：#=assignmentexpression；ps.wire(strong0,weak1)[3:0]#(2,1,3)w=(a^b)&(m^n);//对于变量w：赋“0”值时的驱动强度较强，为strong：赋“1”值时的驱动强度较弱，为weak。比如，当0和1共同驱动变量w时，由于0
JoYER_cc
·
2023-12-26 21:35
fpga
学习
在system
verilog
中使用断言（assert）进行复位检查
复位的验证不应该依赖于某个特定的case,应该贯穿验证的整个阶段。推荐使用断言进行复位检查。考虑以下场景：复位触发后，需要检查端口信号或内部关键信号是否被正确复位。首先用一个sequence检测复位,sequences_gp_rst_n;@(posedgegp_clk)!gp_rst_n##1gp_rst_n;endsequence##1：表示延时一种时钟周期然后使用sequence作为prope
月落乌啼霜满天@3760
·
2023-12-26 19:55
IC验证
fpga开发
verilog
通过DPI-C调用C 流水灯模拟
verilog
通过DPI-C调用C简单示例，verillator模拟ledloop.vmoduleledloop(inputwireclk,outputwire[3:0]LED);reg[31:0]cnt
yvee
·
2023-12-26 09:10
fpga
fpga开发
c语言
Verilog
14: 阻塞和非阻塞赋值的异同
verilog
的层次化事件队列仿真器在解析和处理
Verilog
模块时其执行流程如下:动态事件队列(下列事件执行顺序可任意安排)阻塞赋值计算非阻塞赋值语句右边的表达式连续赋值执行$display命令计算原语的输入和输出的变化停止运行的事件队列
qq_36525177
·
2023-12-26 09:37
fpga开发
fpga
verilog
rs232 发送模块实现
RS-232是一种串行通信协议，用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范，为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器，用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了，一个发送一个接收还有个地。rs232是单端传输，还有485，422差分传输，485半双工，422全双工，原理差不多下面
yvee
·
2023-12-26 09:36
fpga开发
「
Verilog
学习笔记」时钟切换
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulehuawei6(inputwireclk0,inputwireclk1
KS〔学IC版〕
·
2023-12-26 09:35
Verilog学习笔记
学习
笔记
fpga开发
Verilog
Verilog
之小规模经典电路设计
verilog
语句执行顺序每个语句块，是事件(event)触发执行的主要分为连续赋值语句assign过程赋值语句always,initial(只执行一次)连续和过程之间是并行执行的，只要满足出发条件即可
Per_HR7
·
2023-12-25 23:48
fpga开发
【【IIC模块
Verilog
实现---用IIC协议从FPGA端读取E2PROM】】
IIC模块
Verilog
实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves
·
2023-12-25 17:05
Verilog学习系列
FPGA学习
fpga开发
单片机
嵌入式硬件
【FPGA】
Verilog
实践：优先级编码器 | Priority encoder
0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C
·
2023-12-25 17:52
fpga开发
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他