E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog电路设计
「
Verilog
学习笔记」使用握手信号实现跨时钟域数据传输
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledata_driver(inputclk_a,inputrst_n
KS〔学IC版〕
·
2023-12-22 10:13
Verilog学习笔记
学习
笔记
fpga开发
Verilog
跑马灯实验
3.继续学习
Verilog
HDL语法、掌握跑马灯的设计、熟悉调试过程。
小i青蛙
·
2023-12-22 10:43
数字逻辑
fpga开发
现代 CPU 技术发展 | 京东云技术团队
提示：因为是面向软件开发者，所以会忽略掉一些
电路设计
、制造工艺等底层的硬件知识。同时也不会特别深入的介绍每个知识点，只是提供一个概览。CPU指令集和运行原
京东云开发者
·
2023-12-22 09:05
技术分享
软件架构
CPU
性能
软件开发
EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）
学会用于
Verilog
语言进行程序设计。2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进
Gretel Tade
·
2023-12-22 02:35
EDA实验
计算机外设
fpga开发
EDA实验
quartus
硬件
EDA实验-----直流电机驱动设计（Quartus II ）
学会用于
Verilog
语言设计直流电机控制电路。二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电
Gretel Tade
·
2023-12-22 02:04
EDA实验
fpga开发
EDA实验
Quartus
II
硬件
直流电动机
基于STM32的DHT11温湿度传感器与LCD显示器的集成设计
硬件连接与
电路设计
首先，设计硬件连接是整个项目的基础。我们将DHT11传感器与STM32微控制器和LCD显示器连接起来。1.连
嵌入式杂谈
·
2023-12-21 12:07
stm32
计算机外设
嵌入式硬件
长文预警【深度学习】基于 Pytorch 的网络训练
关注公众号【集成
电路设计
教程】，获取更多学习资料，并拉你进“IC设计交流群”。QQIC设计&FPGA&DL交流群群号：866169462。
雪天鱼
·
2023-12-21 09:08
Stm32最小系统板
电路设计
提示：以下是本篇文章正文内容，下面案例可供参考一、
电路设计
1、proteus1.1报错1.1.1报
晴山ぺ
·
2023-12-21 03:37
嵌入式硬件
【汇编与接口】ADA转换器
/D转换器与CPU接口的原理和方法A/D转换器与CPU的连接A/D转换器的数据传输A/D转换器接口控制程序A/D转换器接口设计A/D转换器接口设计方案的分析A/D转换器接口设计例：查询方式的ADC接口
电路设计
例
Somia8889
·
2023-12-20 18:26
汇编语言
单片机
嵌入式硬件
fpga开发
其他
硬件编程语言
于是硬件语言
verilog
和VHDL就出现了，是相对于传统原理图这可以完成上万
HockerF
·
2023-12-20 15:07
pyHDL
fpga开发
[
Verilog
] 设计方法和设计流程
主页：元存储博客文章目录1.设计方法2.设计流程3Vivado软件设计流程总结1.设计方法
Verilog
的设计多采用自上而下的设计方法（top-down）。
元存储
·
2023-12-20 13:34
Verilog
「
Verilog
学习笔记」根据RTL图编写
Verilog
程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网观察题目给出的RTL图，主要的器件是两个D触发器，一个与门。D触发器含有异步复位信号，且为低电平有效。
KS〔学IC版〕
·
2023-12-20 12:36
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」游戏机计费程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegame_count(inputrst_n,//异位复位信号，低电平有效
KS〔学IC版〕
·
2023-12-20 12:06
Verilog学习笔记
学习
笔记
Verilog
高速风筒方案中的共膜电感--【其利天下技术】
我们知道，高速吹风筒的电源采用的是日常我们用的市电，市电是高压交流电源，所以高压电路的噪声是比较大的，为了使产品符合安规要求，我们的
电路设计
必须要符合安规设计。
其利天下技术
·
2023-12-20 05:26
无刷电机驱动方案
单片机
嵌入式硬件
20V升26V 600mA升压型LED驱动芯片，PWM调光芯片-AH1160
2.升压效率：芯片采用先进的升压
电路设计
，转换效率高，功耗低。3.LED驱动：通过内置的升压转换器和精确的PW
lzx18648843702
·
2023-12-20 01:06
集成电路
芯片
升压芯片
单片机
嵌入式硬件
集成测试
硬件工程
QuestaSim里覆盖率的查看
一、创建工程代码链接在文章末尾，我们新建一个工程，将代码添加到工程中，如下所示二、编译设置按住【Ctrl】键，点选中所有的设计文件及
verilog
文件，然后右键点击选择【Compile】->【CompilePrope
飞向星河
·
2023-12-19 16:51
硬件工程
fpga开发
UVM：config_db
uvm_component::get_full_name();2.1.获取component索引信息的其他方法3、config_db的使用3.1传递interface3.2传递变量2.3传递object前言在System
verilog
飞向星河
·
2023-12-19 16:21
数据库
java
数据结构
硬件工程
vscode
blog.csdn.net/weixin_39693437/article/details/112221622代码片段iStyle格式整理https://github.com/0qinghao/istyle-
verilog
-formatter
黄埔数据分析
·
2023-12-19 08:01
fpga开发
「
Verilog
学习笔记」交通灯
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduletriffic_light(inputrst_n,//异位复位信号
KS〔学IC版〕
·
2023-12-19 08:16
Verilog学习笔记
学习
笔记
Verilog
基于visual studio的
verilog
环境搭建
VScode无法自动调用i
verilog
检错问题_vscodei
verilog
-CSDN博客一款轻量级
verilog
HDL开发方案（一）vscode+i
verilog
搭建开发环境-知乎(zhihu.com
周小天..
·
2023-12-18 15:12
visual
studio
ide
[
Verilog
]
Verilog
操作符与表达式
主页：元存储博客文章目录前言1.操作符2.操作数3表达式总结前言1.操作符图片来源：https://www.runoob.com/
Verilog
语言中使用的操作符包括：算术操作符：加法(+)、减法(-)
元存储
·
2023-12-18 09:09
Verilog
fpga开发
[
Verilog
]
Verilog
数值表示
主页：元存储博客文章目录前言1.整数表示1.1整数数据类型1.2整数转换函数2.负数表示3.实数表示4.逻辑电平表示5.逻辑值表示6.字符表示法7.字符串表示前言
Verilog
中，可以使用多种方式表示数值
元存储
·
2023-12-18 09:39
Verilog
fpga开发
转 [
Verilog
] Quartus II 13.0下载安装和HelloWorld
主页：元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的FPGA设计工具，二、安装包下载百度云链接地址：https://pan.baidu.com/s/1VtDVKaiUDgbZI1vICS9jlw提取码：ac9r其他相关资料下载：http://www.core
元存储
·
2023-12-18 09:39
fpga开发
[
Verilog
]
Verilog
数据类型
元存储博客文章目录前言1.bit类型2.reg类型3wire类型4integer类型5real类型6parameter类型7enum类型8array类型9向量类型10time类型11string类型前言在
Verilog
元存储
·
2023-12-18 09:38
fpga开发
Verilog
「
Verilog
学习笔记」流水线乘法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulemulti_pipe#(parametersize=4)(inputclk
KS〔学IC版〕
·
2023-12-18 08:18
Verilog学习笔记
学习
笔记
Verilog
音频I2S
相比于模拟接口，数字音频接口抗干扰能力更强，硬件设计简单，DAI在音频
电路设计
中得到越来越广泛的应用。图1和图2对比传统的音频信号和数字音频信号链的区别。模拟音频在传统的
橙子@C
·
2023-12-18 07:33
工作笔记
音视频
网络
System
Verilog
语言之约束的技巧和技术
约束的技巧和技术常用的随机函数$random()//平均分布，反回32位有符号的随机数$urandom()//平均分布，返回32位无符号随机数$urandom_range()//在指定范围内的平均分布使用$urandom_range函数initialbeginbit[31:0]data[3];data[0]=$urandom_range(0,10);//0~10data[1]=$urandom_r
芯芯之火，可以燎原
·
2023-12-18 05:54
SystemVerilog语言
开发语言
硬件工程
简易加减运算器的制作----数字
电路设计
（含proteus仿真）
简易加减运算器的制作一、功能要求—基本功能1、自制0-9按键，在一个LED数码管上稳定地显示当前按下的值。（基本功能）2、增加+、=两个按键，实现0-9两个一位数的加法运算，同时在两位LED上稳定地显示运算结果。（扩展功能1）3、再增加一个-按钮，实现0-9两个一位数的减法运算，同时在两位LED上稳定地显示运算结果。（扩展功能2）功能一实现对于在LED数码管上显示数字最合适的就是74hc48。74
江江江江江江江江江
·
2023-12-18 04:09
proteus
单片机
stm32
5.4控制器的功能和工作原理
4.
电路设计
确定每个微操作命令的逻辑表达式，并用电路实现分析每个阶段的微操作序列安排微操作时序的原则原则一：微操作
小旺不正经
·
2023-12-18 02:00
计算机组成原理
计算机组成原理
运维
服务器
linux
TMDS算法原理及
Verilog
HDL实现（附带源代码及仿真激励文件）
1、TMDS编码规则 TMDS是最小化差分传输的简称，实际上就是一种编码规则，主要是适用于HDMI接口、DVI接口的视频图像编码。TMDS编码规则是将8比特的像素数据转换成10比特数据，这10比特数据的前8比特是由原始8位像素数据通过异或运算或者同或运算得到，如果前8比特采用同或运算得到，那么第9比特为0，如果前8比特数据是由原始8比特像素数据通过异或运算得到，那么第9比特为1。 第10比特是
电路_fpga
·
2023-12-18 00:21
FPGA
算法
通过按键消抖讲解可综合for循环
Verilog
HDL的for循环与其余语言的for循环含义完全不一样，
Verilog
HDL的for循环一般都是为了简化书写而存在的，下面以一个按键消抖的模块进行说明，其实按键消抖并且检测按键是否被按下的原理很简单
电路_fpga
·
2023-12-18 00:51
FPGA
fpga开发
verilog
verilog
基本语法-case语句-译码电路，编码电路，选择器电路
本节通过基本的
verilog
语句来测试这些电路的构造原理。使用case
q511951451
·
2023-12-18 00:20
fpga开发
verilog基本语法
译码器
编码器
选择器
「
Verilog
学习笔记」可置位计数器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecount_module(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-17 15:04
Verilog学习笔记
学习
笔记
Verilog
c语言设计四路彩灯显示系统,四路彩灯显示系统.docx
课程设计名称：电子技术课程设计题目：四路彩灯控器逻辑
电路设计
学期：2016-2017学年第2学期专业：自动化班级：自中职15-1姓名：姚壮学号：1526560128指导教师：曹媛课程设计成绩评定评定标准评定指标评定标准该项成绩毕业要求指标点
上海龙哥
·
2023-12-17 12:35
c语言设计四路彩灯显示系统
基于STM32的物联网WiFi智能家居控制系统
一、
电路设计
1.可以检测环境中温湿度，气压，一氧化碳，空气质量，烟雾浓度和光照强度。2.将测量的值显示在屏幕上，数据上报机智云平台可以通过手机APP实时查看当前的状态。
-liming-
·
2023-12-17 10:03
STM32
stm32
物联网
智能家居
[
Verilog
]
Verilog
基本格式和语法
主页：元存储博客全文3000字文章目录1.声明格式1.1模块声明1.2输入输出声明1.3内部信号声明1.4内部逻辑声明1.5连接声明1.6数据类型声明1.7运算符和表达式1.8控制结构2.书写格式2.1大小写2.2换行2.3语句结束符2.4注释2.5标识符2.6关键字1.声明格式1.1模块声明modulemodule_name(input_list,output_list);//模块内部的代码en
元存储
·
2023-12-17 09:29
fpga开发
Verilog
「
Verilog
学习笔记」 Johnson Counter
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleJC_counter(inputclk,inputrst_n,outputreg
KS〔学IC版〕
·
2023-12-17 09:27
Verilog学习笔记
学习
笔记
Verilog
课设：FPGA音频均衡器
verilog
设计及仿真 加报告
FPGA音频均衡器：将音频处理发挥到极致引言：随着音频技术的不断进步和音乐产业的飞速发展，人们对于音质的要求越来越高。而FPGA音频均衡器作为一种集数字信号处理与硬件加速技术于一体的创新解决方案，为音频处理带来了全新的可能性。本文将介绍什么是FPGA音频均衡器，以及它在音频领域的重要作用。什么是FPGA音频均衡器？FPGA（Field-ProgrammableGateArray）音频均衡器是一种基
QQ_778132974
·
2023-12-17 09:25
D1：verilog设计
fpga开发
音视频
System
Verilog
基础：并行块fork-join、join_any、join_none（二）
相关阅读System
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12517449.html在第一节中，我们讨论了并行块中的fork-join
日晨难再
·
2023-12-17 09:22
SystemVerilog基础
fpga开发
硬件工程
Verilog
数字IC
SystemVerilog
555组成的断线式报警器制作电路图讲解_光电报警电子电路图讲解
电路图简介：一、制作目的当有人非法闯入时报警器报警二、
电路设计
制作分析①、电路原理图②、原理分析电路的核心部分由NE555组成，R1、R2、C1和NE555组成一个频率越为3KHz左右的多谐振荡电路，当电路接通电源时
m0_63909752
·
2023-12-17 06:09
stm32
嵌入式硬件
c语言
网络协议
fpga开发
FIFO的
Verilog
设计（三）——最小深度计算
文章目录前言一、FIFO的最小深度写速度快于读速度写速度等于或慢于读速度二、举例说明1.FIFO写时钟为100MHz，读时钟为80Mhz情况一：一共需要传输2000个数据，求FIFO的最小深度情况二：100个时钟写入80个数据，1个时钟读1个数据，求FIFO的最小深度情况三：100个时钟写入80个数据，3个时钟读1个数据，求FIFO的最小深度三、什么情况下不太需要考虑FIFO的最小深度FIFO的设
AIBCI_05
·
2023-12-16 23:35
#
#
常用数字电路模块
fpga开发
FPGA |
Verilog
基础语法
这里写自定义目录标题Case语句系统任务$dumpfile|为所要创建的VCD文件指定文件名。$dumpvar|指定需要记录到VCD文件中的信号$fscanf$fread菜鸟教程连接Case语句case(case_expr)condition1:true_statement1;condition2:true_statement2;……default:default_statement;endcas
Ruoyo176
·
2023-12-16 23:03
#
FPGA学习笔记
fpga开发
FPGA
Verilog
【FPGA/
verilog
-入门学习9】
verilog
基于查找表的8位格雷码转换
本文参考：FPGA杂记5——格雷码转换设计-CSDN博客1，什么是查表法，做什么用，有什么好处查找表（Look-Up-Table）查找表，简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表，可以快速的获取不同输入的输出结果查找表可以免去运算的过程，尤其对于复杂的运算更是可以大大减少运算开销和运行时间2，怎么使用1，Xilinx的COE文件用于对ROM做初始化赋值2，memor
王者时代
·
2023-12-16 23:25
verilog
&FPGA
fpga开发
学习
【FPGA/
verilog
-入门学习11】
verilog
Testbench中的文本文件写入，读出，打印等操作
本文参考：
Verilog
中的系统任务（显示/打印类）--$display，$write，$strobe，$monitor-CSDN博客
Verilog
：parameter、localparam的区别和用法
王者时代
·
2023-12-16 23:25
verilog
&FPGA
fpga开发
学习
【FPGA/
verilog
-入门学习5】
verilog
中的genrate for 和for 以及数组的用法
本文参考：
verilog
generate语法总结-CSDN博客
Verilog
数组赋值_笔记大全_设计学院for的用法在
Verilog
中，generatefor和for都是用于循环的结构，但是它们具有不同的应用场合和语义
王者时代
·
2023-12-16 23:55
verilog
&FPGA
fpga开发
学习
【FPGA/
verilog
-入门学习8】
verilog
格雷码与二进制互相转换-公式法
本文参考：数字电路基础知识——格雷码和二进制码的转换的算法和
Verilog
实现_格雷码和二进制的转换电路-CSDN博客需求:熟悉二进制与格雷码的互转方法1，4位格雷码转二进制使用公式法，按位列出二进制的每一位的对应关系发现
王者时代
·
2023-12-16 23:55
verilog
&FPGA
fpga开发
学习
Verilog
语法之函数function的讲解
function讲解：在
verilog
语言中，函数与任务是可综合的。
核桃_warrior
·
2023-12-16 23:53
fpga开发
【FPGA/
verilog
-入门学习7】 条件判断if与分支判断case语句的语法介绍
需求使用if和case产生格雷码//*条件判断if与分支判断case语句的语法介绍需求使用if和case产生格雷码*//`timescale1ns/1psmodulevlg_design(input[3:0]i_data,outputreg[3:0]o_data,outputreg[3:0]o_datac);always@(*)beginif(4'b0000==i_data)o_data<=4'b
王者时代
·
2023-12-16 23:19
verilog
&FPGA
fpga开发
学习
RISC-V 流水线 CPU 设计
Verilog
实验设计的是五段式流水线CPU，分别为IF（取指），ID（指令译码），EX（执行），MEM（访存），WB（写回）五个阶段，并且时钟周期由所有指令耗时最长的阶段决定。流水线CPU是在单周期CPU基础上，让各个部件都处理当前对应阶段的指令，使得资源的利用率得到大大提高，并且也缩短了时钟周期。其主要改变在于，需要在各个阶段之间加入流水段寄存器，来存储该指令在当前阶段所需要使用的所有信息，包括PC值，控制
Cookie_coolkid
·
2023-12-16 20:52
学习经历
risc-v
fpga开发
如何成为硬件工程师：实现电子梦想的指南
目录1.建立基础知识1.1电子学基础1.2数学和物理1.3编程基础2.学习硬件设计2.1
电路设计
2.2PCB设计2.3模拟和数字信号处理3.深入嵌入式系统3.1学习嵌入式编程3.2选择一款开发板3.3操作系统和
若忘即安
·
2023-12-16 19:50
硬件工程
51单片机
stm32
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他