quartus频率计

【INTEL（ALTERA）】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为？

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®FPGAIP存在问题，您可能会在以下时钟传输上看到时序违规
神仙约架·2024-01-14 06:41

Quartus 软件界面介绍与部分使用技巧

软件界面默认打开的软件界面如下：关掉所有能关闭的窗口，剩下的就是一个软件最基本的结构——GBXLUO语录从上图可以知道，Quartus可以分为工具栏和常用功能栏，Quartus所有的功能都可以从9个工具栏中找到
GBXLUO·2024-01-14 06:10

自助点餐机Verilog代码远程云端平台Quartus

名称：自助点餐机Verilog代码远程云端平台Quartus软件：Quartus语言：Verilog代码功能：自助点餐机设计，商品分为7、9、14元三种套餐，并且只接受5、10元两种面值的纸币:可以一次点多份
FPGA代码库·2024-01-13 04:28

服务员呼叫器Verilog代码远程云端平台Quartus

名称：服务员呼叫器Verilog代码远程云端平台Quartus软件：Quartus语言：Verilog代码功能：1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于FPGA的服务员呼叫器的设计
FPGA代码库·2024-01-13 04:28

电子计时器Verilog代码远程云端平台Quartus

名称：电子计时器Verilog代码远程云端平台Quartus软件：Quartus语言：Verilog代码功能：电子计时器要求同时可以用一个开关控制来记录三组时间并显示；三组记录时间通过各自的开关可以控制其暂停和开始数码管显示计时时间本代码已在远程云端平台验证
FPGA代码库·2024-01-13 04:58

竞赛抢答器4路抢答器verilog，仿真视频、代码、AX301开发板

名称：数字式竞赛抢答器设计4路抢答器verilog软件：Quartus语言：Verilog代码功能：数字式竞赛抢答器设计设计一个可容纳四组参赛者同时抢答的数字抢答器。
FPGA代码库·2024-01-13 04:27

地铁售票设计Verilog代码AX301开发板Quartus

名称：Quartus地铁售票设计Verilog代码AX301开发板软件：Quartus语言：Verilog代码功能：主要内容:1选择1号或者2号地铁线,每条线都有3元,4元,5元二种票价2选择买张或者两张
FPGA代码库·2024-01-13 04:26

arch modelsim 解决无法运行

13.0的quartusmodelsim版本10.1d是32位的修改/etc/pacman.conf[multilib]Include=/etc/pacman.d/mirrorlistpacman-Sy
yvee·2024-01-12 10:07

免费的modelsim安装教程（Intel modelsim altera 的初学者）

步骤intel官方软件的地址（https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/model-sim
技术考古员·2024-01-11 08:18

Modelsim10.4注册问题

Modelsim10.4注册问题Modelsim10.4注册问题错误提示尝试过的方案最终解决Modelsim10.4注册问题在先按照alteraquartusII13版本后，注册正常。
lirui0081·2024-01-11 08:15

Vivado 中Tcl使用

综合功能的EDA软件都采用TCL语言，比如，DC、Vivado、quartus、Synplify等。TCL是面向ASIC和FPGA设计工具的一种近乎标准的脚本语言。
QYH2023·2024-01-09 09:52

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题，在将PHYLite用于并行接口IntelAgilex®7FPGAIP时，无法在顶部子组上对锁相环（PLL）进行实例化
神仙约架·2024-01-09 00:02

【INTEL（ALTERA）】使用NiosV/m 处理器，niosv-download 为什么会失败？

说明在英特尔®Quartus®PrimeProEdition软件23.3版及更高版本中将Nios®V处理器软件下载到非流水线Nios®V/m处理器时，可能会出现此问题。
神仙约架·2024-01-09 00:00

FPGA——时序分析与约束

FPGA时序分析与约束FPGA结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系
云影点灯大师·2024-01-08 23:01

Quartus II 13.0波形仿真

先放结论：QuartusII13.0有自带的仿真工具，能实现波形仿真。
无人赴约的cat·2024-01-07 07:03

MATLAB/simulink HDLCoder生成DDS quartus项目

什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder生成Quartus
萨文 摩尔杰·2024-01-05 23:42

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

【INTEL（ALTERA）】如何使用quartus设计助理Design Assistant提高结果质量，很好的资料一定要分享！！！

大家在用quartus的时候一定遇到过超级多的警告warning，甚至异常error，还有无从下手的timing。多扇出，布线拥堵，时序违例是不是让你头疼不已？那你一定要看看这篇文章分享的文档和资料。
神仙约架·2024-01-05 21:21

Quartus II 13.1的下载和安装

文章目录一、QuartusII的下载二、QuartusII的安装三、QuartusII的注册参考一、QuartusII的下载百度网盘下载链接：https://pan.baidu.com/share/init
路过_听雨声·2024-01-05 09:12

Quartus II 13.1的安装及使用

QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3Verilog环境搭建|菜鸟教程学习Verilog做仿真时，可选择不同仿真环境。
lbaihao·2024-01-05 09:05

【INTEL（ALTERA）】内部错误：子系统：VPR20KMAIN，文件：/quartus/fitter/vpr20k？

说明由于PrimeProEdition软件版本22.4存在问题英特尔®Quartus®您在Fitter阶段可能会看到此内部错误。仅当面向10英特尔®Arria®设备时，才会出现此问题。
神仙约架·2024-01-04 08:49

【INTEL（ALTERA）】如何使用 Quartus命令行导入 .qud 文件？

说明英特尔®Quartus®Prime软件用户定义的设备文件（.qud）包含允许在安装英特尔®Quartus®Prime软件之间传输设备的设备信息。
神仙约架·2024-01-04 08:49

【INTEL（ALTERA）】Agilex7 M 系列动态重配置FPGA IP接口 PHY Lite 无法校准

说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题，当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列FPGA中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架·2024-01-04 08:19

【INTEL（ALTERA）】Arria V FPGA GPIO 引脚上的内部箝位二极管是否始终处于活动状态？

解决方法根据Arria®V器件手册：第1卷：设备接口和集成，片上钳位二极管功能通过英特尔®Quartus®Prime软件启用和禁用，并且仅限于某些支持的I/O标准。
神仙约架·2024-01-04 08:11

算法导论复习——CHP3 函数的增长

g(n)：是事前分析的结果，一个形式简单的函数，与频率计数有关、而与机器及语言无关。限界函数上界函数O(g(n))表示一下函数集合：这里"="不是常规意义上的相等。若
Sanchez·J·2024-01-03 23:28

如何用FPGA输出正弦波、三角波等

如何用FPGA输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台：Quartusll2、芯片：不重要二、步骤1、设置ROMIP核设置ROMIP核，根据使用的
第六个葫芦娃·2024-01-03 14:26

Quartus II 各版本安装指南

QuartusII下载链接https://pan.baidu.com/s/1dugGB_gZxQ1U25nttGqENg?
紫薯馍馍·2024-01-02 18:27

普中STM32-PZ6806L开发板(HAL库函数实现-PWM呼吸灯)

LED8与主芯片连接图其他知识公式PWM周期公式:Tpwm=((ARR+1)*(PSC+1))/TclkTclk为定时器的输入时钟频率Tout则为定时器溢出时间ARR为计数周期PSC为预分频器的值PWM频率计算公式
听我一言·2024-01-02 13:33

【上海大学数字逻辑实验报告】六、时序电路

学会在QuartusII上设计单向移位寄存器。学会在QuartusII上设计环形计数器。
HackerKevn·2024-01-01 23:03

【上海大学数字逻辑实验报告】五、记忆元件测试

学会用74LS112实现D触发器学会在QuartusII上用D触发器实现JK触发器。二、实验原理基本R-S触发器是直接复位-置位的触发器，它是构成各种功能的触发器的基本组成部分。
HackerKevn·2024-01-01 23:02

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择Verilog文件：代码：modulen_clk_top(inputclk,inputreset,inputpause,outputreg[3:0]msh,//百秒十位outputreg[3:
云开处·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其
嵌入式小李·2024-01-01 23:22

fpga加载程序慢_FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

后来读研究生，工作陆陆续续也用过QuartusII
张腾岳·2024-01-01 23:22

Quartus的Signal Tap II的使用技巧

概述：SignalTapII全称SignalTapIILogicAnalyzer，是第二代系统级调试工具，它集成在QuartusII软件中，可以捕获和显示实时信号，是一款功能强大、极具实用性的FPGA片上调试工具软件
GBXLUO·2023-12-31 20:37

05 HAL库驱动蜂鸣器唱出一首小歌

目录一、蜂鸣器的基本知识1、有源蜂鸣器2、无源蜂鸣器二、PWM的相关知识1.PWM概念2.PWM常见参数3.PWM基本结构三、蜂鸣器发出音调的原理四、频率计算五、实验开始一、蜂鸣器的基本知识蜂鸣器是一种能够发出持续而连续的声音的电子设备
@daiwei·2023-12-31 19:57

STM32CubeMX(02)HAL库之定时器

1、使用定时器关注的问题2、STM32定时器家族3、定时器的主要功能二、定时器的总线结构1、三种定时器功能比较2、计数器时钟频率计算三、HAL库函数的设计方法1、计数器时钟频率计算举例2、定时器基本配置结构体
学工科的皮皮志^_^·2023-12-31 14:06

STM32CUBEIDE（12）----定时器TIM捕获PWM测量频率与占空比

STM32CUBEIDE.12----定时器TIM捕获PWM测量频率与占空比概述样品申请视频教学csdn课程生成例程配置时钟树配置PWM配置输入捕获开启中断STM32CUBEIDE配置串口重定向占空比与频率计算变量定义设置
记帖·2023-12-31 13:04

【INTEL（ALTERA）】使用HDMI FPGA IP 2.0 TX 和 HDMI FPGA IP RX 2.1时为何 HDMI IP 没有视频输出？

说明由于英特尔®Quartus®Prime专业版软件23.1及更早版本存在问题，将HDMI英特尔®FPGAIP2.0TX和HDMI英特尔®FPGAIP2.1RX集成到设计中时，不会显示HDMI视频输出。
神仙约架·2023-12-31 11:02

【INTEL（ALTERA）】使用 ReadFile 读取时出错： juart-terminal： error： 从 STDIO 收集输入

说明由于英特尔®Quartus®PrimeProEdition软件版本22.4中存在一个问题，您在从Windows操作系统上的Nios®V命令外壳输入字符时可能会看到此错误：使用ReadFile读取时出错
神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么 BurstMin 增强调度在 F-tile Interlaken 英特尔® FPGA IP中没有按预期工作?

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本存在问题，数据包模式的BurstMin增强调度无法在F-tileInterlaken英特尔®FPGAIP中按预期工作。
神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么低延迟以太网 10G MAC 英特尔® Stratix® 10 FPGA IP 设计示例生成完成并出错？

说明由于英特尔®Quartus®Prime专业版软件21.3版本存在问题，无法成功生成低延迟以太网10GMAC英特尔®Stratix®10FPGAIP设计示例。
神仙约架·2023-12-31 11:32

FPGA实现IIC接口（1）-EEPROM芯片读取数据

fpga型号：EP4CE6F17C8开发工具：Quartusll13.0+Modelsim10.1c系统时钟：50MHZIIC
守雲开见月明·2023-12-31 04:25

【INTEL（ALTERA）】quartus 23版本以上，编译出现QSF 文件中缺少此赋值

说明从版本23.4开始，英特尔®Quartus®Prime专业版软件将强制执行相应的检查。设计中包含收发器的项目需要约束器件的OSC_CLK_1引脚所需的QSF分配。
神仙约架·2023-12-30 13:23

Error (12153): Can‘t elaborate top-level user hierarchy

quartus在综合的时候出现了这个错误提示。
幸运学者·2023-12-29 01:34

【INTEL（ALTERA）】如何使用Tcl打开quartus IP自带的例程

前言很多INTEL（ALTERA）IP生成的时候会自带例程，如LVDSSERDESIP，在菜单Generate中可以选择生成官方例程。之后会在IP所在目录下生产【lvds_0_example_design】文件夹，但在这个文件夹中并没有FPGA工程。例程在哪？查看readme.txt。Thisisthereadme.txtfilefortheexampledesignfilesetoftheAlt
神仙约架·2023-12-28 14:35

Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）

新建工程新建BlockDiagramFile保存为顶层文件新建VerilogHDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

基于Quartus Prime平台FPGA关于VGA显示的模块化设计：VGA八种单色屏1s切换显示、横条纹、竖条纹、棋盘格显示、显示模式按键可调、数码管显示单色屏序号

一：VGA协议简介VGA（VideoGraphicsArray）是一种显示接口标准，它最初由IBM于1987年推出。VGA协议定义了计算机视频输出信号的格式和特性。它主要用于连接计算机和显示器之间的传输，实现图像和视频的显示。VGA协议支持最高分辨率为640x480像素，色彩深度为16位色（即65,536种颜色）。它使用模拟信号传输，通过15个针脚的连接器将图像信号传送到显示器。VGA协议还定义了
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用

一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:02

【INTEL（ALTERA）】 quartus使用Compute Express Link（CXL） 设计示例的 R-Tile IP 的 CSR 相关问题

说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题，面向ComputeExpressLink*（CXL*）Type2/3设计示例R-Tile英特尔®FPGAIP中的CSR访问数据宽度从
神仙约架·2023-12-25 08:03

【INTEL（ALTERA）】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题，IntelAgilex®7R-TileComputeExpressLink*（CXL*）1.1/2.0FPGAIP中设备ID
神仙约架·2023-12-25 08:03
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他