E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog幂次方
「HDLBits题解」Alwaysblock1
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock1-HDLBits/synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:31
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Module addsub
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-13 10:30
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock2-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:56
HDLBits
题解
fpga开发
Verilog
vcs -xprop的理解
一、vcs-xprop简介https://www.synopsys.com/zh-cn/verification/simulation/vcs-xprop.html
Verilog
和VHDL常用于数字设计建模
Num One
·
2024-01-13 09:10
EDA
[Synopsys][vcs工具] vcs_xprop 学习
参考原始数据来源synopsys官方地址一.VCSXprop1.目的：提高X相关仿真和调试的效率
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。
那么菜
·
2024-01-13 09:36
VCS
杂记
fpga开发
xprop仿真选项对RTL X态传播的影响
对于这个选项，synopsys给出的解释是：“
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而，某些RTL仿真语义不足以准确地为硬件行为建模。
尼德兰的喵
·
2024-01-13 09:05
芯片前端设计
EDA工具使用笔记
芯片前端验证
verilog
verilog
不定态(X态)传播
verilog
语法中ifelse和case语句是不能传递x态的。
geter_CS
·
2024-01-13 09:05
设计
验证
verilog
[vcs] x-propagation flow
背景
Verilog
提供了四种状态来模拟实际电路的电平状态，1，0，x，z在整个设计流程，包含了Simulation，综合，LEC等不同阶段对X态的解释不尽相同。
江左嘻哈说
·
2024-01-13 09:34
vcs使用技巧
vcs
01.02 笔记-二进制及位运算
将数据从计算机中读出来，显示的是原码什么是补码1.原码符号位+真值说明符号位：最高位用0表示正数，用1表示负数真值：去掉正负符号后，数字对应的二进制X（符号位）XXXXXXXXXXXXXXX（值，2的十五
次方
减一
xxxQinli
·
2024-01-13 09:01
机器学习学习笔记（八）多项式回归与模型泛化
PolynomialFeatures构建特征导包：fromsklearn.preprocessingimportPolynomialFeatures实例：poly=PolynomialFeatures(degree=2)##最多二次
幂
特征
下雨天的小白鞋
·
2024-01-13 08:21
自助点餐机
Verilog
代码远程云端平台Quartus
名称：自助点餐机
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：自助点餐机设计，商品分为7、9、14元三种套餐，并且只接受5、10元两种面值的纸币:可以一次点多份
FPGA代码库
·
2024-01-13 04:28
fpga开发
服务员呼叫器
Verilog
代码远程云端平台Quartus
名称：服务员呼叫器
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于FPGA的服务员呼叫器的设计
FPGA代码库
·
2024-01-13 04:28
fpga开发
vivado数字密码锁
verilog
带详细设计报告ego1开发板验证
名称：vivado数字密码锁
verilog
带详细设计报告ego1开发板验证软件：VIVADO语言：
Verilog
代码功能：1.设计一个开锁密码至少为4位数字的密码锁2.当开锁按键开关（可设置为8位或更多
FPGA代码库
·
2024-01-13 04:58
fpga开发
设计报告
ego1
密码锁
verilog
4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板
名称：4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板软件：VIVADO语言：
Verilog
代码功能：数字抢答器的设计任务说明:设计一个可供4人竞赛的数字抢答器。
FPGA代码库
·
2024-01-13 04:58
fpga开发
抢答器
verilog
vivado
ego1
电子计时器
Verilog
代码远程云端平台Quartus
名称：电子计时器
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：电子计时器要求同时可以用一个开关控制来记录三组时间并显示；三组记录时间通过各自的开关可以控制其暂停和开始数码管显示计时时间本代码已在远程云端平台验证
FPGA代码库
·
2024-01-13 04:58
fpga开发
vivado交通灯设计
verilog
代码ego1板红绿灯时间可修改
名称：vivado交通灯设计
verilog
代码ego1板红绿灯时间可修改软件：VIVADO语言：
Verilog
代码功能：十字路口红绿灯设计；1、每次通行时间可在0-99秒内设定，可以通过按键修改通行时间
FPGA代码库
·
2024-01-13 04:57
fpga开发
ego1
交通灯
vivado
verilog
竞赛抢答器4路抢答器
verilog
，仿真视频、代码、AX301开发板
名称：数字式竞赛抢答器设计4路抢答器
verilog
软件：Quartus语言：
Verilog
代码功能：数字式竞赛抢答器设计设计一个可容纳四组参赛者同时抢答的数字抢答器。
FPGA代码库
·
2024-01-13 04:27
fpga开发
地铁售票设计
Verilog
代码AX301开发板Quartus
名称：Quartus地铁售票设计
Verilog
代码AX301开发板软件：Quartus语言：
Verilog
代码功能：主要内容:1选择1号或者2号地铁线,每条线都有3元,4元,5元二种票价2选择买张或者两张
FPGA代码库
·
2024-01-13 04:26
fpga开发
不动点定理 课程分享15 2022-07-31
一方面，它在经济学研究中有所应用；另一方面，它是计算方法中解高
次方
程迭代法的理论基础。一、不动点定理对于空间X到X自身的映射f，满足f（x）＝x的点x∈X，被称为f的不动点。
彭求实
·
2024-01-13 03:57
[学习] 快速
幂
快速
幂
就是，如果指数的二进制下第k位为1，对应到指数运算中就是将底数a^(2^(k-1))，并且将这个数a^(2^(k-1))取模intqpow(lla,llb){llres=1;//从1开始往后乘while
Waldeinsamkeit41
·
2024-01-13 02:40
算法
学习
编译开源软件vtr-
verilog
-to-routing遇到的一点问题
vtr-
verilog
-to-routing介绍
Verilog
-to-Routing（VTR）项目是一个全球性的合作项目，旨在提供一个开源框架，用于进行FPGA架构和CAD研究和开发。
从此不归路
·
2024-01-13 02:57
C++
EDA
FPGA
fpga开发
c++
直接形式1(三阶)补偿器
请注意，系数已被调整以标准化分母中z的最高
幂
。一般来说，直接形式1结构在数值上的鲁棒性不如直接形式2（看下章）。通过部分预先计算控制律，计算延迟可以减少到一次乘法和一次加法。
傻童:CPU
·
2024-01-13 00:29
芯片解读
fpga开发
php 的数学常用函数
常用列表函数名描述输入输出abs()求绝对值数字绝对值数字ceil()进一法取整浮点数进一取整floor()舍去法求整浮点数直接舍去小数部分fmod()浮点数取余两个浮点数,x>y浮点余数pow()返回数的n
次方
基础数
Fly upward
·
2024-01-13 00:59
php
php
线性代数重要题型（简单的不提）
1、证明等价r(A)=r(B)2、证明线性相关、无关3、向量组求极大无关组4、求基础解系5、非齐次、其
次方
程组的解6、求特征值、特征向量7、求逆矩阵8、证明充分必要性9、行列式的计算（偏向于技巧）10、
乌龟跌倒
·
2024-01-13 00:26
线性代数
线性代数
机器学习
人工智能
HashMap
1.为什么HashMap数组的长度得是2的N
次方
？
张铁铁是个小胖子
·
2024-01-12 23:33
java
开发语言
Math对象随机数方法—random（）
获取一个随机数，默认取值为0-1（不包含1）【2】Math.round(值)四舍五入得到一个整数【3】Math.ceil(值)向上取整【4】Math.floor(值)向下取整【5】Math.pow(值)取
幂
【
牛先森家的牛奶
·
2024-01-12 21:01
JavaScript
js
javascript
杨
幂
《扶摇》对上热巴《烈火如歌》，一个新高度，另一个什么鬼？
《烈火如歌》自上映以来，虽播放量十分可观，但是造型却是一言难尽，作为观众一直期待的作品，确实让人太失望，而未播先火的《扶摇》剧照中杨
幂
这是美出新高度，但是热吧却是什么鬼？
休闲八卦
·
2024-01-12 20:06
《峡谷相遇的爱情》
顾吟看了看郑洋洋正在看的东西，N
次方
，好像有点好看，但是宿舍的其他两个人不知道同不同
离汐lyf
·
2024-01-12 17:26
Verilog
仿真激励
moduledata_consolidation(inputclk,inputrstn,input[1:0]din,//dataininputdin_en,output[7:0]dout,outputdout_en//dataout);//datashiftandcounterreg[7:0]data_r;reg[1:0]state_cnt;always@(posedgeclkornegedger
代码匠
·
2024-01-12 15:30
FPGA
fpga开发
Verilog
状态机 示例
状态机设计：3段式（推荐）状态机设计如下：(0)首先，根据状态机的个数确定状态机编码。利用编码给状态寄存器赋值，代码可读性更好。(1)状态机第一段，时序逻辑，非阻塞赋值，传递寄存器的状态。(2)状态机第二段，组合逻辑，阻塞赋值，根据当前状态和当前输入，确定下一个状态机的状态。(3)状态机第三代，时序逻辑，非阻塞赋值，因为是Mealy型状态机，根据当前状态和当前输入，确定输出信号。//vending
代码匠
·
2024-01-12 15:00
FPGA
fpga开发
Verilog
状态机
HDLBits题解与知识点总结(更新中)
Insertyourcodehereassignone=1;endmodule1.2、OutputZeromoduletop_module(outputzero);assignzero=1'b0;endmodule二、
verilog
language2.1
还是那个狗蛋
·
2024-01-12 15:33
FPGA学习
fpga开发
「HDLBits题解」Module pos
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulepos-HDLBitsmoduletop_module(
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「HDLBits题解」Module name
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulename-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「HDLBits题解」Module shift8
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接moduletop_module(inputclk,input[7:0
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Gates4
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Gates4-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「HDLBits题解」Vector3
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vector3-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「HDLBits题解」Vectorr
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vectorr-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「HDLBits题解」Module
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Module-HDLBitsmoduletop_module(inputa
UESTC_KS
·
2024-01-12 15:28
HDLBits
题解
Verilog
「HDLBits题解」Vectorgates
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vectorgates-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:58
HDLBits
题解
Verilog
「HDLBits题解」Vector0
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vector0-HDLBitsmoduletop_module(inputwire
UESTC_KS
·
2024-01-12 15:57
HDLBits
题解
fpga开发
Verilog
笔记
学习
「HDLBits题解」Vector2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vector2-HDLBitsmoduletop_module(input
UESTC_KS
·
2024-01-12 15:57
HDLBits
题解
Verilog
「HDLBits题解」Zero
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Zero-HDLBitsmoduletop_module(outputzero
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
学习
笔记
Verilog
「HDLBits题解」Wire
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Wire-HDLBitsmoduletop_module(inputin
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
fpga开发
学习
笔记
Verilog
「HDLBits题解」Notgate
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Notgate-HDLBitsmoduletop_module(inputin
UESTC_KS
·
2024-01-12 15:27
HDLBits
题解
Verilog
笔记
学习
「HDLBits题解」Module shift
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Moduleshift-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-12 15:53
HDLBits
题解
fpga开发
Verilog
Arxiv网络科学论文摘要6篇(2019-08-02)
MIMO干扰信道的最大-最小公平性设计：最小化最大化方法;从媒体事件报告中监督学习全球风险网络激活;跨域网络表示;基于友谊悖论采样的
幂
律度分布的最大似然估计;网络上的采样：估计不完整图的特征向量中心性;
ComplexLY
·
2024-01-12 14:25
Python入门必看！计算水仙花数的4种方法！
水仙花数是指一个3位数，它的每个位上的数字的3次
幂
之和等于它本身(例如：1^3+5^3+3^3=153)方法1：用for循环控制1000以内的3位数，依次求出该3位数中的个十百位，判断是否是水仙花数方法
Python_P叔
·
2024-01-12 13:24
python
数据库
SQL常用函数大全
53939400一、数学函数ABS(x)返回x的绝对值BIN(x)返回x的二进制（OCT返回八进制，HEX返回十六进制）CEILING(x)返回大于x的最小整数值EXP(x)返回值e（自然对数的底）的x
次方
落墨留白
·
2024-01-12 12:21
SQL
常用函数
sql常用函数大全
53939400一、数学函数ABS(x)返回x的绝对值BIN(x)返回x的二进制（OCT返回八进制，HEX返回十六进制）CEILING(x)返回大于x的最小整数值EXP(x)返回值e（自然对数的底）的x
次方
平而不凡
·
2024-01-12 12:51
sql语句
sql
常用函数
Microsemi Libero系列教程（五）——ModelSim的使用
仿真交流群系列教程：MicrosemiLibero系列教程关于ModelSimMentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和
Verilog
whik1194
·
2024-01-12 11:35
Microsemi
Libero
SoC系列教程
SmartFusion
Actel
Microsemi
FPGA
ModelSim
上一页
20
21
22
23
24
25
26
27
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他