verilogHDL

FPGA VerilogHDL语言 数字钟 按键消抖

1.描述一个简单的基于FPGA的数字钟，语言用的是VerilogHDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你·2023-10-10 21:10

niosII处理器与串行D/A转换器接口设计

niosII处理器与串行D/A转换器接口设计指导教师中文摘要：本文先通过方案论证对设计采用VerilogHDL根据串行D/A的spi时序图和Avalon总线协议标准设计TLC5615的IP核，在Modelsim
锅锅是锅锅·2023-10-08 05:09

【Verilog HDL数字系统设计】【笔记】Verilog HDL的基本语法

VerilogHDL基本语法VerilogHDL程序的基本结构VerilogHDL程序由模块组成一个完整的模块由模块端口定义和模块内容组成模块内容包括I/O声明，信号类型声明和功能表述基本结构module
列奥尼达斯Leonidas·2023-10-07 13:24

Verilog HDL程序笔记3

VerilogHDL程序笔记3VerilogHDL程序笔记1：写出属于你的第一个VerilogHDL模块VerilogHDL程序笔记2：Testbench模块的使用文章目录VerilogHDL程序笔记3
OKKLES·2023-10-07 13:54

FPGA学习笔记：阻塞赋值和非阻塞赋值

FPGA学习笔记：阻塞赋值和非阻塞赋值刚开始学习FPGA，对于VerilogHDL中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。
Gan_______·2023-10-07 13:23

三、10【Verilog HDL】过程连续赋值、改写参数、条件编译执行、时间尺度、系统任务

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第9章的学习笔记。
追逐者-桥·2023-10-07 13:52

三、11【Verilog HDL】时序和延迟

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第10章的学习笔记。
追逐者-桥·2023-10-07 13:52

二、10【FPGA】阻塞赋值与非阻塞赋值

p=3理论学习基础知识请参考本人VerilogHDL专栏中行为级建模，下面是博客链接：三、7【VerilogHDL】RTL级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥·2023-10-07 13:21

三、9【Verilog HDL】任务和函数

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第8章的学习笔记。在行为级建模时很多不同的地方会实现相同的功能，有必要将相同部分取出来，将其组成子程序，然后其他地方调用。
追逐者-桥·2023-10-07 13:21

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验

摘要：本次实验使用硬件描述语言VerilogHDL，针对以Altera公司的MAXII系列可编程器件EPM1270T144C5为核心芯片的可编程器件实验板设计实验简易电子演奏琴，其基本功能包括如下：（1
lgc0208·2023-09-28 01:52

Verilog基本知识汇总

目录1、VerilogHDL基本知识1.1VerilogHDL的抽象级别1.2VerilogHDL最重要的基本概念1.3VerilogHDL基本设计单元2、Verilog基本知识3、数据类型3.1寄存器数据类型
发光中请勿扰·2023-09-28 01:51

Verilog基本语法（2）

1、VerilogHDL基本知识1.1VerilogHDL的抽象级别1.系统级：用于对待设计模块的描述和功能的验证。2.算法级：实现算法运行的模型。
qq_44985628·2023-09-28 01:51

Verilog设计实例（7）基于Verilog的数字电子钟设计

个人微信公众号：FPGALAB个人博客首页正文设计要求基于模块化的设计思想，采用VerilogHDL语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟，并具有整点报时功能。
Reborn_Lee·2023-09-26 05:12

FPGA接收串口数据并通过LCD1602显示

一、前言在学习《FPGA设计与VerilogHDL实现》第九章内容Verilog驱动常用I/O外设时，书中有一个驱动LCD1602的例程，但其是通过状态机显示固定的几个字符。
m0_51294753·2023-09-25 18:02

嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）

嵌入式开发Verilog教程（三）——VerilogHDL基本语法汇总（上）前言一、简单的VerilogHDL模块1.1VerilogHDL程序简单模块1.2VerilogHDL程序模块结构1.3VerilogHDL
嵌入式技术·2023-09-24 20:51

可综合风格的Verilog HDL模块实例

可综合风格的VerilogHDL模块实例：1.组合逻辑电路设计实例[例1]八位带进位端的加法器的设计实例（利用简单的算法描述）moduleadder_8(cout,sum,a,b,cin);outputcout
逝年！但知行好事，莫要问前程。·2023-09-24 10:14

VCS flow学习

两步法两步法只支持VerilogHDL和SystemVerilog的design，两步法主要包括以下两步：CompilingtheDesign编译生成可执行二进制文件simv。
曲一凡·2023-09-22 17:38

Verilog学习笔记（一）

文章目录参考来源：china.pub.com一、VerilogHDL简介1.1VerilogHDL二、HDL指南2.1模块（module）2.2时延2.3数据流描述方式2.4行为表述方式2.5结构化描述形式
ACheng63201·2023-09-21 09:07

Verilog学习手筏（一）

安装VerilogHDL和WaveTrace插件即可进行仿真和追波形，具体搭建过程请参照【Linux下使用VSCode+iVerilog进行Verilog开发】⭐️2.verilog基础2.1数值表示/
慕容流年·2023-09-21 09:37

Verilog HDL

目录1.基本知识1.1.什么是VerilogHDL1.2.VerilogHDL的功能2.语法2.1.模块2.1.1.端口模块实例化2.1.2.逻辑功能assign声明always块initial块2.2
Starry丶·2023-09-21 08:59

Vivado初体验LED工程

文章目录前言一、PL和PS二、LED硬件介绍三、创建Vivado工程四、创建VerilogHDL文件五、添加管脚约束六、添加时序约束七、生成BIT文件八、仿真测试九、下载测试前言本节我们要做的是熟练使用
岁月指尖流·2023-09-19 07:09

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

数电课程设计——课设二：交通信号灯

方向两组交通信号灯，每组有红、黄、绿灯各一个；（2）设计一个交通灯控制电路，模拟十字路口交通灯工作情况，红灯亮35s，黄灯亮5s，绿灯亮30s；（3）设系统时钟频率为50MHz，要求用数码管显示计时结果；（4）掌握VerilogHDL
Runner.DUT·2023-09-11 05:43

Verilog 基础知识

1、数值种类VerilogHDL有下列四种基本的值来表示硬件电路中的电平逻辑：0：逻辑0或“假”1：逻辑1或“真”x或X：未知x意味着信号数值的不确定，即在实际电路里，信号可能为1，也可能为0。
二炮·2023-09-07 12:34

EDA开源仿真工具verilator入门1：安装和测试

Verilator不直接将VerilogHDL转换为C++或者SystemC，反之Ve
I_belong_to_jesus·2023-09-07 06:05

Verilog基础：巴科斯范式(BNF)

spm=1001.2014.3001.5482由于VerilogHDL标准中对语法的描述使用了BackusNaurForm（BNF）。本文将对其中的约定进行描述。
日晨难再·2023-09-03 16:04

VCS仿真流程及基本操作

VCS是编译型Verilog模拟器，它完全支持OVI标准的VerilogHDL语言、PLI和SDF。
迷失的二向箔·2023-09-03 10:25

【【Verilog典型电路设计之CORDIC算法的Verilog HDL 实现】】

Verilog典型电路设计之CORDIC算法的VerilogHDL实现典型电路设计之CORDIC算法的VerilogHDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer
ZxsLoves·2023-08-25 13:49

【【Verilog典型电路设计之log函数的Verilog HDL设计】】

Verilog典型电路设计之log函数的VerilogHDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。
ZxsLoves·2023-08-25 13:45

verlilog语言实现十进制计数器

姓名：杨汉雄学号：19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4·2023-08-23 10:16

半导体学习入门书籍推荐之《Verilog数字系统设计教程》

VerilogHDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知·2023-08-19 18:03

【【典型电路设计之ROM 的 Verilog HDL 描述】】

典型电路设计之ROM的VerilogHDL描述ROM的VerilogHDL描述ROM即是只读存储器，是一种只能读出事先存储的数据的存储器，其特性是存入数据无法改变，也就是说这种存储器只能读不能写。
ZxsLoves·2023-08-19 16:21

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述二】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述二例二：用VerilogHDL设计深度为8，位宽为8的双端口RAM。双口RAM具有两套地址总线，一套用于读数据，另一套用于写数据。
ZxsLoves·2023-08-18 08:39

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述一】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述一RAM是随机存储器，存储单元的内容可按需随意取出或存入。这种存储器在断电后将丢失所有数据，一般用来存储一些短时间内使用的程序和数据。
ZxsLoves·2023-08-17 18:50

Vivado调用VIO核

文章目录前言一、IP核的介绍二、VIO核1.作用2.调用方法总结前言提示：本篇文章所使用的软件为Vivado2018.3：以四选一数据选择器为例，使用veriloghdl语言以及Vivado自带的VIO
素年锦什·2023-08-17 07:56

数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）

小结**2.4过程连续赋值语句2.5条件分支语句2.5.1if分支语句2.5.2case条件分支语句2.6循环语句在电路设计过程中，VerilogHDL有三种程序设计方式：数据流建模，行为级建模，结构化建模结构化建模就是搭电路
普通的晓学生·2023-08-15 09:11

【【verilog典型电路设计之流水线结构】】

verilog典型电路设计之流水线结构下图是一个4位的乘法器结构，用verilogHDL设计一个两级流水线加法器树4位乘法器对于流水线结构其实需要做的是在每级之间增加一个暂存的数据用来存储我们得到的东西我们一般来说会通过在每一级之间插入
ZxsLoves·2023-08-15 09:09

爆肝4万字❤️零基础掌握Verilog HDL

文章目录0.前言1.VerilogHDL简介1.1什么是VerilogHDL1.2verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ1.3为什么要使用verilog1.4IPcore2.
楚生辉·2023-08-10 16:41

verlilog语言实现8位移位寄存器

姓名：杨汉雄学号：19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4·2023-08-09 03:35

Verilog语法（二）——运算符

VerilogHDL中支持多种运算符，包括算术运算符、比较运算符、逻辑运算符、位运算符等等。以下是一些常用的运算符及其用法。算术运算符Verilog中的算术运算符包括加法、减法、乘法、除法、取模等。
kyle_ic·2023-08-04 16:20

Verilog HDL 阻塞和非阻塞赋值的理解(2)

VerilogHDL阻塞和非阻塞赋值的理解(2)阻塞和非阻塞赋值的语言结构是Verilog语言中最难理解概念之一。
ShareWow丶·2023-08-04 16:47

Verilog 实现流水灯

3.6、测试文件3.7、上板验证4、总结1、实验平台软件：PC、QuartusPrime18.1、Modelsim10.5b硬件：AlteraFPGA开发板（EP4CE6E22F17C8）2、实验目的编写VerilogHDL
青柠Miya·2023-08-04 16:46

（138）Verilog[UART发送]

（138）Verilog[UART发送]1本节目录1.1本节目录1.2Verilog介绍1.3Verilog[UART发送]1.4结束语2Verilog介绍第一，VerilogHDL是一种硬件描述语言（
宁静致远dream·2023-08-04 16:07

数电第七周实验：从全加器到四位串行进位加法器

要求：2.用VerilogHDL实现并在FPGA开发板上验证。
Enoshima·2023-08-04 16:04

一文搞懂FPGA的Verilog分频

下面以VerilogHDL为基础介绍占空比为50%的分频器。1.偶分频偶分
Tyro111·2023-08-01 01:19

Verilog语法中parameter与localparam

Verilog语法中parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的QuartusII入门指南.使用Verilog设计的
橙黄橘绿时、·2023-08-01 01:47

Linux 系统下 “Verilog” 编程配置

VerilogHDL语言由一系列的关键字、表达式和语句组成，这些元素可以用来描
물の韜·2023-07-26 13:37

如何格式化代码并在word中内嵌格式化代码，美化代码插入word中

：https://paste.ubuntu.com/2、在Poster处键入自己的名字或者昵称，Syntax处选择自己的代码类型（Ubuntu网站基本支持所有主流的代码类型），这里利用比较小众的语言：VerilogHDL
登 风·2023-07-23 05:59

VerilogHDL学习教程-HDLBits网站

VerilogHDL学习教程-HDLBits网站在学习VerilogHDL语言的过程中，作为初学者小白不免有疑惑要从哪里开始。
D.C_H·2023-07-17 16:32

编写一个有32个32位寄存器的寄存器堆

使用verilogHDL进行编写moduleregfile(rna,rnb,d,wn,we,clk,clrn,qa,qb);input[4:0]rna,rnb,wn;input[31:0]d;inputwe
TZ燊·2023-07-13 19:02
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他