《Xilinx 第16页

使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）

前面一篇文章介绍了XilinxFPGA平台下如何封装用户的源代码，形成网表文件的操作教程，具体见：使用Vivado将包含XilinxIP的用户模块封装成网表文件（也适用不包含XilinxIP的用户模块）

AI浪潮下FPGA从业者·2023-07-16 09:51

【USRP X410】LabVIEW参考架构软件，用于使用Ettus USRP X410对无线系统进行原型验证

它还包含XilinxZynqUl

乌恩大侠·2023-07-16 06:46

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：触发器电路功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash

流继承·2023-07-15 21:33

microblaze生成download.bit 报错：Program FPGA failed Reason： couldn‘t open......

报错信息：couldn’topen“E:/Xilinx_Project/……/……/…….sdk/top_wrapper_hw_platform_0/download.bit”:nosuchfileordirectory

RyanLee90·2023-07-15 16:07

CubeMX+Eclipse+Jlink STM32开发环境搭建

Eclipse还是我用得最多的IDE，不管是CCS还是Xilinx的SDK，都是Eclipse的开发环境。所以最近准备做STM32相关的开发时，也准备用Eclipse。

小裘HUST·2023-07-15 14:26

【NI USRP】 USRP 硬件资源和性能是怎么样的呢？是如何构成的呢

B系列型号频段最大带宽通道FPGAADI芯片B200mini70MHZ-6GHZ56MHz1X1XilinxSpartan-6XC6SLX150AD9364B200mini-i70MHZ-6GHZ56MHz1X1XilinxSpartan

乌恩大侠·2023-07-15 14:49

FPGA系列：ZCU102开发板上的第一个工程（MIG控制器）

该工程是XILINX官网上提供的一个例程。刚拿到ZCU102时没有拿到资源，自行在官网上查找有关资料进行学习，发现官网有提供例程便从这里开始熟悉我的新板子。

哈德维尔·2023-07-15 11:40

【原创】Xilinx_7Series_MIG控制器驱动DDR3

一、项目说明：平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado2019.2IP：MemoryInterfaceGenerator(MIG7Series)官方手册：ug586(7SeriesDevicesMemoryInterfaceSolutionsv4.2)二、DDR3型号及原理本实验使用了两片镁光的MT41J256M16

锤王马加爵·2023-07-15 11:06

DDR3 控制器 MIG IP 详解完整版（native&VIVADO&Verilog）

文章目录前言一、MIGIP核的配置二、MIG交互的接口三、常用IP例化值四、小实验传图前言本节主要是介绍XilinxDDR控制器IP的创建流程、IP用户使用接口native协议介绍和IP对应的ExampleDesign

C.V-Pupil·2023-07-15 11:32

Xilinx XDMA 上位机应用程序控制逻辑

XilinxXDMApcie上位机应用程序控制逻辑1.驱动安装的参数关于驱动的编译和安装这里就不多讲了，无非就是make和insmod。

疯狂的蕉尼基·2023-07-15 05:31

xilinx xdma PCIe中断bug

xilinxxdmaPCIe中断存在bug。bug1：此中断虽然是msi或者msx中断，但是不中断cpu。bug2：此中断不是边沿中断，而是电平中断，在驱动层需要不断地轮训查询中断事件。

qq_35318223·2023-07-15 05:01

XDMA IP学习

参考：xilinxxdmaipcore官方手册PG195一XDMAIP概述Xilinx®DMA/BridgeSubsystemforPCIExpress®(PCIe®)（XDMA）是Xilinx公司2017

搬砖的MATTI·2023-07-15 05:26

基于FPGA的DDS在Gowin和combat开发板的实现

前言在全球市场中，Xilinx、Altera两大公司对FPGA的技术与市场占据绝对垄断地位。两家公司占有将近90%市场份额，专利达6000余项之多，而且这种垄断仍在加强。

ю.·2023-07-14 17:38

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

文章目录方式1：官方文档方式2：一个头文件方式3：BSDL文件方法4：芯片IDCODE在线搜索网站XilinxFPGA部分型号IDCODE汇总方式1：官方文档对于常用的Spartan-6系列可以在UG380

whik1194·2023-07-14 05:16

MicroBlaze系列教程（10）：AXI_HWICAP的使用

文章目录@[toc]1.AXIHWICAP简介2.MicroBlaze硬件配置3.常用函数4.使用示例1：读取IDCODE5.使用示例2：从指定地址重新配置6.参考资料本文是XilinxMicroBlaze

whik1194·2023-07-14 05:46

JLink配合OpenOCD实现Xilinx FPGA程序下载

的连接4.JLink驱动更新5.bit文件下载6.bin文件固化7.自定义TCL脚本8.参考资料9.总结最近查资料时偶然了解到JLink调试器，配合OpenOCD，可以对FPGA进行程序下载，包括但不限于Xilinx

whik1194·2023-07-14 05:11

【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash

流继承·2023-06-23 18:34

xilinx FPGA的远程更新（动态加载）详解（Using a Microprocessor to Configure 7 Series FPGAs）

目录1概述2参考文件3远程更新思路4MIC配置FPGA的模式4.1slaveserialmode情况4.2slaveselectMAPmode情况5FPGA配置时序**5.1****serial****配置时序****5.2****SelectMAP****配置时序**6程序配置顺序6.1程序的基本配置顺序6.2SlaveSerialConfigurationFlowDiagram6.3Selec

风中月隐·2023-06-23 03:00

MicroBlaze Processor hello world实验

实验原理MicroBlazeProcessor是xilinx提供的一个软核处理器（使用FPGA资源实现的处理器，类似的arm也开源了一些单片机的软核如M3），支持32位或者64位，同时也有许多其他的

weixin_45090728·2023-06-23 01:06

Ubuntu现可用于AMD-Xilinx Versal AI Core系列VCK190评估套件

导读Canonical宣布，其广泛使用的UbuntuLinux操作系统现在可以用于AMD-XilinxVersalAICore系列VCK190评估套件。

llawliet0001·2023-06-23 00:51

[Xilinx IP] 除法 Divider Generator (5.1) 余数小数

Xilinx的除法IPDividerGeneratorRemainderType为Remainder时，取余数。RemainderType为Fractional时，取小数。！！！

URNLD·2023-06-22 21:06

XILINX 7系列FPGA普通IO与差分IO

《XilinxFPGA开发宝典》目录1，概述2，IO说明3，总结1，概述本文介绍XILINX7系列FPGA普通IO和差分IO的识别方法与注意事项。

月小妖·2023-06-22 03:34

XILINX 4种7系列FPGA的特点与应用场景详解

《XilinxFPGA开发宝典》目录1，概述2，性能成本分析3，性能提升方法4，总结1，概述 7系列FPGA包括Spartan-7，Artix-7，Kintex-7和Virtex-73类，分别简称为

月小妖·2023-06-22 03:34

XILINX 7系列FPGA封装兼容原则及同封装替换注意问题

《电子元器件高级指南》目录1，概述2，封装兼容原则3，注意问题4，总结1，概述 XILINX7系列的FPGA同封装的元器件一般都是可以兼容的，在一定程度上可以做到PINTOPIN的替换，本文介绍

月小妖·2023-06-22 03:34

XILINX 7系列FPGA封装之芯片常见封装技术详解

《XilinxFPGA开发指南》目录1，概述2，常用封装技术2.1，Wire-bondchip-scale2.2，Wire-bondfine-pitch2.3，Flip-chiplidless2.4

月小妖·2023-06-22 03:33

Xilinx FPGA JTAG to AXI Master tcl指令超次数后无法显示问题记录

使用Jtag转AXIIP核模拟PC端的控制指令时，当tcl指令过多时，vivado中会报信息：“Message'Labtoolstcl44-481'appears100timesandfurtherinstancesofthemessageswillbedisabled.usethetclcommandset_msg_configtochangethecurrentsettings”此时vivad

扣脑壳的FPGAer·2023-06-21 22:22

Linux安装Xilinx USB Blaster设备的方法

最近需要调研2023.1版本的vivado的使用，版本太高消耗太大，在windows电脑上实在扛不住，选择在linux服务器上进行处理。发现FPGA板卡接上USBBlaster后无法在Linux的Vivado中opentarget，通过以下方法安装挂载USBBlater驱动后，可以正常在Linux电脑上使用Vivado：找到Vivado2023.1的安装路径，如下：/home/fpga02/Dis

扣脑壳的FPGAer·2023-06-21 22:22

AXI仿真之AXI Chip2Chip

Xilinx官方提供的AXIChip2Chip满足要求，片间通信可选择Selectio或者Aurora接口，片内通信安排上AXI4或者AXI4-Lite总线，可快速搭建两片FPGA之间的通信demo工程

扣脑壳的FPGAer·2023-06-21 22:21

Ultrascale selectio 仿真之 IDDRE1和ODDRE1

由于项目需要使用LVDS通信接口，从xilinx官方selectio资源入手，选择关键原语进行学习和功能仿真验证1IDDRE1功能仿真调用Xilinx代码模板进行简单的功能仿真：OPPOSITE_EDGEDDR

扣脑壳的FPGAer·2023-06-21 22:51

Modelsim仿真Xilinx工程时IP核不生效

在做Xilinx的仿真时一直被IP核无法在Modelsim中生效的问题所困扰，即使在modelsim的do脚本中vlog了IP核的*_netlist.v仍然无效，导致很长一段时间做Xilinx的仿真一直使用

扣脑壳的FPGAer·2023-06-21 22:19

FPGA和CPLD芯片选型介绍（二）

FPGA器件选型（以Xilinx和Altera为例）器件选型是件很严肃的事情，既要考虑性能又要兼顾成本，还要考虑长期供货的稳定性，因此很考验工程师的知识广度储备。

wkonghua·2023-06-21 00:18

PHY芯片的使用（一）之基本概念讲解1

本系列主要讲解在嵌入式领域的使用，以为Xilinxzynq7000系列or复旦微的FMQL为主控芯片，88e1111和国产PHYXL53XXX为例讲解，前几章介绍基本概念，而后主要以软件工程师的角度在裸机

比特流1024·2023-06-19 06:46

欢迎各位嵌入式同僚交流问题、经验。

stm32、ZYNQ7000、xilinxFPGAmicroblaze、dsp等主控芯片、一些常见的控制类芯片和AD,DA相关芯片。欢迎大家一起交流讨论，共同进步。在博客中我计划

比特流1024·2023-06-19 06:15

fpga can控制器Verilog altera、xilinx工程

fpgacan控制器Verilog，节省你的电路板面积…altera、xilinx工程均提供…标准帧、扩展帧均提供…提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码

「已注销」·2023-06-19 05:56

Vivado全版本下载分享

Vivado是由Xilinx公司开发的一款用于FPGA设计和开发的综合设计环境。

FPGA狂飙·2023-06-18 19:01

LIVE555 交叉编译

=arm-elf-改为CROSS_COMPILE=arm-xilinx-linux-gnueabi-这样编译出来的live555，会默认安装在/usr/local/下。如果想安装在指定路径。

tea1896·2023-06-18 05:55

Vivado时序约束基础

今天这篇博客，笔者向大家简单介绍XilinxFPGA中的Vivado时序约束基础知识，也为后续的学习打好铺垫。

青青豌豆·2023-06-17 18:25

一个生僻的vivado仿真错误

doesnothaveagenericnamed‘DLY’[/wrk/2018.3/nightly/2018_12_06_2405991/packages/customer/vivado/data/ip/xilinx

翟二狗爱学习·2023-06-16 20:01

Xilinx AXI Central Direct Memory Access (CDMA)笔记

CDMA：CentralDirectMemoryAccess，IP核内部框架如下：从框架图可以看出：S_AXI-Lite接口用来配置CDMA内部的寄存器，M_AXI接口用来搬运数据，M_AXI_SG接口一般与Bram连接，用来存储描述符。cdma_introut表示中断输出，一般用于DMA传输完成标志。s_axi_lite_aclk时钟应该小于等于m_axi_aclk。s_axi_lite_are

yundanfengqing_nuc·2023-06-15 23:11

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

核的产品手册，请自行在DocNav中查阅基于设备：FPGA芯片：xazu3eg开发板：百度EdgeBoard，有MIPICSI视频接口，千兆以太网，2GB的DDRVivado硬件工程建立：底层硬件全部由Xilinx

sheng_gao·2023-06-15 23:09

基于Xilinx FPGA的AXI Direct Memory Access (Scatter Gather Engine模式) 行为分析及软件操作流程

其中以Xilinx家的DMA控制器（英文全称：AXIDirectMemoryAccess）的读取功能(ReadChannel)为例，能够通过AXI总线读取某个地址区间的数据，同时再将这些数据转换以数据流的形式传输至处理单元

neufeifatonju·2023-06-15 23:38

HDMI设计7--AXI Video Direct Memory Access

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/axi_vdma

被选召的孩子·2023-06-15 23:36

【Xilinx】开发环境（五）- 基于Petalinux配置，单独编译uboot，Linux内核

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2023-06-15 23:43

AMP架构详解

Xilinx的ZYNQSOC融合了这两种架构，ZYNQSOC芯片包含两个独立的Cortex-A9处理器，这两个处理器核在结构上是相同的，同时又包括了可编程的逻辑单元（PL

开局一根电烙铁d·2023-06-15 22:29

10G以太网

概述该文章得验证平台位xilinxKCU105开发板，实现了双通道10geth收发，以及内外循环。

Bohai0525·2023-06-15 06:38

3U VPX XC7VX690T计算处理板

3UVPX计算处理板卡外观：板载FPGA介绍：XC7VX690TT-2FFG1761i同Xilinx公司的Kintex-7FPGA系列比起来，Virtex-7系列有更高的性能。国内应用相当广泛。

zhongxon·2023-06-15 03:05

--基于VU13P FPGA的4路FMC接口基带信号处理平台-青翼自研【TES641】

板卡概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P

北京青翼科技·2023-06-14 21:37

zynq操作系统：petalinux的编译使用（上）官方推荐篇

常规环境下petalinux的使用（xilinx官方推荐篇）一．最小系统的构建整个开发流程如下，不一定每一步都要执行。

快跑bug来啦·2023-06-14 16:01

高速信号处理卡光纤接入卡设计方案： 519-基于ZU19EG的4路100G光纤的PCIe 加速计算卡

519-基于ZU19EG的4路100G光纤的PCIe加速计算卡一、板卡概述本板卡系我司自主设计研发，基于Xilinx公司ZynqUltraScale+MPSOC系列SOCXCZU19EG-FFVC1760

hexiaoyan827·2023-06-14 13:56

基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

本文采用两种算法进行灰度处理，平均法和加权均值法；加权均值法采用了直接公式求解和查找表两种方式验证②FPGA设计中三个设计技巧，可用于工程项目借鉴，一是宏定义参数化设计；二是generateif参数定义；三是调用xilinx

小灰灰的FPGA·2023-06-14 12:11

推荐频道

《Xilinx

使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）

【USRP X410】LabVIEW参考架构软件，用于使用Ettus USRP X410对无线系统进行原型验证

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

microblaze生成download.bit 报错：Program FPGA failed Reason： couldn‘t open......

CubeMX+Eclipse+Jlink STM32开发环境搭建

【NI USRP】 USRP 硬件资源和性能是怎么样的呢？是如何构成的呢

FPGA系列：ZCU102开发板上的第一个工程（MIG控制器）

【原创】Xilinx_7Series_MIG控制器驱动DDR3

DDR3 控制器 MIG IP 详解完整版 （native&VIVADO&Verilog）

Xilinx XDMA 上位机应用程序控制逻辑

xilinx xdma PCIe中断bug

XDMA IP学习

基于FPGA的DDS在Gowin和combat开发板的实现

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

MicroBlaze系列教程（10）：AXI_HWICAP的使用

JLink配合OpenOCD实现Xilinx FPGA程序下载

【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

xilinx FPGA的远程更新（动态加载）详解（Using a Microprocessor to Configure 7 Series FPGAs）

MicroBlaze Processor hello world实验

Ubuntu现可用于AMD-Xilinx Versal AI Core系列VCK190评估套件

[Xilinx IP] 除法 Divider Generator (5.1) 余数 小数

XILINX 7系列FPGA普通IO与差分IO

XILINX 4种7系列FPGA的特点与应用场景详解

XILINX 7系列FPGA封装兼容原则及同封装替换注意问题

XILINX 7系列FPGA封装之芯片常见封装技术详解

Xilinx FPGA JTAG to AXI Master tcl指令超次数后无法显示问题记录

Linux安装Xilinx USB Blaster设备的方法

AXI仿真之AXI Chip2Chip

Ultrascale selectio 仿真之 IDDRE1和ODDRE1

Modelsim仿真Xilinx工程时IP核不生效

FPGA和CPLD芯片选型介绍（二）

PHY芯片的使用（一）之基本概念讲解1

欢迎各位嵌入式同僚交流问题、经验。

fpga can控制器Verilog altera、xilinx工程

Vivado全版本下载分享

LIVE555 交叉编译

Vivado时序约束基础

一个生僻的vivado仿真错误

Xilinx AXI Central Direct Memory Access (CDMA)笔记

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

基于Xilinx FPGA的AXI Direct Memory Access (Scatter Gather Engine模式) 行为分析及软件操作流程

HDMI设计7--AXI Video Direct Memory Access

【Xilinx】开发环境（五）- 基于Petalinux配置，单独编译uboot，Linux内核

AMP架构详解

10G以太网

3U VPX XC7VX690T计算处理板

--基于VU13P FPGA的4路FMC接口基带信号处理平台-青翼自研【TES641】

zynq操作系统：petalinux的编译使用（上）官方推荐篇

高速信号处理卡 光纤接入卡 设计方案： 519-基于ZU19EG的4路100G光纤的PCIe 加速计算卡

基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

DDR3 控制器 MIG IP 详解完整版（native&VIVADO&Verilog）

[Xilinx IP] 除法 Divider Generator (5.1) 余数小数

高速信号处理卡光纤接入卡设计方案： 519-基于ZU19EG的4路100G光纤的PCIe 加速计算卡