E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
北邮22级信通院数电：
Verilog
-FPGA（10）第十周实验 实现移位寄存器74LS595
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画
·
2023-11-20 04:41
北邮22级信通院数电实验
fpga开发
循环优先级仲裁~位屏蔽仲裁算法
深入FPGA底层设计系列-循环优先级仲裁器算法：位屏蔽仲裁算法与
Verilog
代码编写_哔哩哔哩_bilibili位屏蔽算法：描述：对输入的多通道请求进行仲裁。
NoNoUnknow
·
2023-11-20 04:40
AXI
读书笔记
小项目
仲裁
EDA实验-----四位乘法器的设计（QuartusII）
掌握用
Verilog
语言实现基本二进制运算的方法。掌握
Verilog
语言的基本语法。二、实验设备PC机一台；FPGA实验箱一台。三、实验原理实现并行乘法器的方法又很多种，但
Gretel Tade
·
2023-11-20 01:02
EDA实验
fpga开发
EDA实验
Quartus
II
13.0
Verilog
硬件
EDA实验-----4*4矩阵键盘与数码管显示测试(Quartus ‖)
学会用于
Verilog
语言进行程序设计。二、实验仪器设备PC机一台。FPGA实验开发系统一套。三、实验原理本实验通过扫描4*4矩阵键盘的值，在数码管上显示对应
Gretel Tade
·
2023-11-20 01:02
EDA实验
计算机外设
fpga开发
EDA实验
Verilog
QuartusII
矩阵
JUC基础---跟着狂神
学习系列
JUC1、JUC是什么2、进程与线程并行，并发sleep与wait区别3、锁传统的Synchronized锁LOCK锁传统的Synchronized锁与LOCK锁对比虚假唤醒4、生产者消费者模式5、八锁现象6、集合类不安全CopyOnWriteArrayListCopyOnWriteArraySetConcurrentHashMap7、Callable8、常用辅助类CountDownLatch(减
艾卡西亚没有暴雨.
·
2023-11-20 00:59
笔记
juc
java
verilog
产生16进制递增bin文件
https://verificationacademy.com/forums/system
verilog
/how-do-i-write-binary-dump-file-array-my-testbench.w
qq_1615549892
·
2023-11-19 21:56
#
verilog语法
fpga开发
verilog
中的定点数、浮点数、定点小数、定点整数的表示及运算
1、定点数：顾名思义定点数就是小数位固定不变的数叫做定点数，也就是小数点是定在某个位置不变的数。2、定点数的分类：（1）定点整数：定点整数的小数点后面没有其他的数值,即小数点定在了数的最后面定点整数又分为以下两类：@@：无符号的定点整数：Unsignedfixedpointinteger，无符号定点整数没有符号位，所以它的全部数位都用来表示数字，且它的小数点隐含在最低位后，在它的二进制形式中不存在
亦可西
·
2023-11-19 21:20
笔记
verilog
基于FPGA的五子棋（论文+源码）
将在硬件设计的基础上完成程序的设计，其中拟打算
VERILOG
HDL语言进行程序的编写，该语言和VHDL是两种FPGA的编程语言之一，
VERILOG
HDL相对来说语法更偏近于C，同时由于选用ALTTE
沐欣工作室_lvyiyi
·
2023-11-19 12:58
fpga开发
单片机
嵌入式硬件
stm32
毕业设计
物联网
十三项教练工具打卡
学习系列
之逻辑层次
三点收获：1、逻辑层次也是可以用来自我教练的，是思维的逻辑也是语言的逻辑，上三层用来赋能，下三层用来落实实际行动，环境、行为、能力、价值观、身份、系统。2、某一层级出现的问题，必须把客户往上带到哪个层级，避免客户混淆逻辑层次，行为和身份容易混淆，行为和环境容易混淆（不能怪我，公司制度不完善，流程不规范，那你要做到什么才能做得好呢？做些什么才能有些改善，考虑过当你具备什么能力后，会对这种情况有些改善
wangzi04
·
2023-11-19 12:21
VsCode编写
Verilog
，自动生成Testbench,生成Wave-20220329
目录一、准备工作①安装VScode（不是VisualStudio2019/2017/2012）:自行百度②安装I
verilog
与GTKWave波形查看器③安装Vscode插件以及配置：二、写测试平台testbench
ZDA2022
·
2023-11-19 11:58
FPGA_Study
单片机
vscode
vscode编写
verilog
的插件【对齐、自动生成testbench文件】
vscode编写
verilog
的插件：插件名称：
verilog
_testbench,用于自动生成激励文件安装教程：基于VSCode的Testbench文件自动生成方法——基于VSCode的
Verilog
@晓凡
·
2023-11-19 11:49
FPGA学习之路
vscode
Prometheus
学习系列
（十六）之模板例子
Prometheus支持在警报的注释和标签以及服务的控制台页面中进行模板化。模板能够针对本地数据库运行查询，迭代数据，使用条件，格式化数据等.Prometheus模板语言基于Go模板系统。一、简单的警报字段模板alert:InstanceDownexpr:up==0for:5mlabels:severity:pageannotations:summary:"Instance{{$labels.in
飞雪K
·
2023-11-19 09:59
Verilog
基础：三段式状态机与输出寄存
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html对于
Verilog
HDL而言，有限状态机(FSM)是一种重要而强大的模块
日晨难再
·
2023-11-19 07:41
Verilog基础
数字IC
硬件工程
fpga开发
verilog
语言中条件编译ifdef的使用和例子
1条件编译ifdef如果ifdef后面的参数被编译过，则编译ifdef语句后的内容，忽略else后面的内容，如果ifdef后面的参数没有被编译过，则编译else语句后面的内容，条件编译的范围以ifdef开始，以endif结束，else部分可以没有。`ifdef参数名内容·else内容`endif2parameter之间的跨模块传输parameter在一个模块中的复制方式有两种，一个是在一个modu
暴龙战士~
·
2023-11-19 07:38
fpga开发
Verilog
基础：仿真时x信号的产生和x信号对于各运算符的特性
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-11-19 07:02
Verilog基础
fpga开发
硬件工程
数字IC
Verilog
硬件描述语言
【我和Python算法的初相遇】——体验递归的可视化篇
个人主页:Aileen_0v0系列专栏:PYTHON数据结构与算法
学习系列
专栏"没有罗马,那就自己创造罗马~"目录递归的起源什么是递归?
Aileen_0v0
·
2023-11-19 07:43
数据结构与算法
python
开发语言
数据结构
算法
迭代加深
线性回归
前端
system
Verilog
——从功能描述到覆盖率
概述要实现功能覆盖率的收敛，就需要按照以下步骤考虑:哪些功能需要测试明白在什么条件下需要测试对应的功能为了测试这些功能，需要提供什么样的测试平台组件以便提供激励和监测测试平台如何检查这些功能正常工作由于功能覆盖率不是自动的过程，因此它需要将功能描述同设计实现对应起来。提取功能点一般遵循从外部接口到内部功能再到边界情况的方法。提取功能点提取接口功能点对于要验证的设计的各个接口，可通过以下问题来获得接
凡先森～
·
2023-11-19 04:56
fpga开发
System
Verilog
学习笔记6——线程
目录线程的使用程序和模块什么是线程？线程的控制fork并行线程语句块等待所有衍生线程线程间的通信event事件semaphore旗语mailbox信箱线程的使用程序和模块module作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步；对于硬件的过程块，它们之间的通信可理解为不同逻辑/时序块间的通信或同步，是通过信号的变化来完成的；从硬件实现的角度来看，Verilo
菜鸡想要飞
·
2023-11-19 04:54
SystemVerilog
学习笔记
功能测试
测试用例
测试覆盖率
模块测试
System
Verilog
学习笔记7——覆盖率
目录代码覆盖率断言覆盖率漏洞率曲线功能覆盖率功能覆盖策略覆盖组覆盖组的采样触发数据采样bin的创建和应用条件覆盖率翻转覆盖率wildcard覆盖率忽略的bin非法的bin交叉覆盖率排除部分crossbin精细的交叉覆盖率指定覆盖选项注释覆盖次数限定覆盖率目标covergroup方法数据分析覆盖率是衡量设计验证完备性的一个通用词语；随着测试逐步覆盖各种合理的组合，仿真过程会慢慢勾画出设计的情况；覆盖
菜鸡想要飞
·
2023-11-19 04:54
SystemVerilog
学习笔记
测试覆盖率
功能测试
测试用例
【路科V0】system
Verilog
基础19——代码覆盖率
代码覆盖率概述代码覆盖是一种技术，可以识别在验证设计中已执行的代码。包含未知错误的设计的问题这个设计看起来就像一个非常好的设计。我们绝对不可能知道被验证的设计在功能上是完全正确的。即便所有测试平台都成功仿真，但是否有部分RTL代码未运行，因此未触发可能的功能错误?这是代码覆盖可以帮助回答的问题。代码覆盖率并不是SV独有的，这项技术已经在软件工程中使用了相当长的一段时间。代码覆盖率的一个优势在于它可
桐桐花
·
2023-11-19 04:24
数字验证
数字验证
systemVerilog
【路科V0】system
Verilog
基础20——功能覆盖率
概述功能验证的目标在于确定设计有关的功能描述是否被全部实现了。这一检查中可能会存在一些不期望的情况:（要尽量发现）一些功能没有被实现一些功能被错误地实现了一些没有被要求的功能也被实现了我们无法通过代码覆盖率得知要求的功能是否被实现了，而需要显性地通过功能覆盖率与设计功能描述做映射，继而量化功能验证的进程。所以功能覆盖率极其重要，用来量化验证的指标。覆盖组（covergroup）覆盖组可以在以下中定
桐桐花
·
2023-11-19 04:24
数字验证
数字验证
systemVerilog
【路科V0】system
Verilog
基础18——覆盖率
概述“验证如果没有量化，那么就意味着没有尽头。”伴随着复杂SoC系统的验证难度系数成倍增加，无论是定向测试还是随机测试，我们在验证的过程中终究需要回答两个问题:是否所有设计的功能在验证计划中都已经验证?代码中的某些部分是否从未执行过?覆盖率就是用来帮助我们在仿真中回答以上问题的指标。覆盖率已经被广泛采用，作为衡量验证进度的重要数据。覆盖率是衡量设计验证完备性的一个通用词语。随着测试逐步覆盖各种合理
桐桐花
·
2023-11-19 04:23
数字验证
数字验证
systemVerilog
system
verilog
-覆盖率
文章目录1.覆盖率类型2.代码覆盖率3.断言覆盖率4.漏洞率曲线5.功能覆盖率5.1功能覆盖策略5.2功能覆盖率建模5.3覆盖组-covergroup1.covergroup的采样触发2.covergroup使用事件触发5.4数据采样1.bin的创建和使用6.条件覆盖率7.翻转覆盖率8忽略的bin和非法的bin9.交叉覆盖率10.覆盖选项10.1单个实例覆盖率10.2覆盖组注释10.3次数限定10
卢卡喵
·
2023-11-19 04:52
SystemVerilog
systemverilog
System
Verilog
学习笔记——功能覆盖率（三）
文章目录一、交叉覆盖率1、基本的交叉覆盖率的例子2、对交叉覆盖仓进行标号3、排除掉部分交叉覆盖仓4、从总体覆盖率的度量中排除掉部分覆盖率5、从多个值域中合并数据6、交叉覆盖的替代方式二、通用的覆盖组1、通过数值传递覆盖组参数2、通过引用传递覆盖组参数三、覆盖选项1、单个实例的覆盖率2、覆盖组的注释3、覆盖阈值4、打印空仓5、覆盖率目标四、覆盖率数据的分析五、在仿真过程中进行覆盖率统计一、交叉覆盖率
飞向星河
·
2023-11-19 04:22
sv
uvm
学习
java
开发语言
System
Verilog
学习笔记——功能覆盖率（一）
文章目录功能覆盖率一、覆盖率的类型1、代码覆盖率2、功能覆盖率3、漏洞率二、功能覆盖策略三、功能覆盖率的简单例子功能覆盖率功能覆盖率是用来衡量哪些设计特征已经被测试程序测试过的一个指标。可以使用一个反馈环路来分析覆盖的结果，并决定采取哪种行动来达到100%的覆盖率。首要的选择式使用更多的种子来运行现有的测试程序，其次是建立新的约束。只有在确实需要的时候才会创建定向测试。覆盖率收敛：显式的覆盖率是在
飞向星河
·
2023-11-19 04:51
sv
硬件工程
学习
System
Verilog
学习笔记——功能覆盖率（二）
文章目录覆盖组详解1、在类里定义覆盖组二、覆盖组的触发1、使用回调函数进行采样2、使用事件触发的覆盖组3、使用SV断言进行触发三、数据采样1、个体仓和总体覆盖率2、自动创建仓4、对表达式进行采样5、使用用户自定义的仓发现漏洞6、命名覆盖点的仓7、条件覆盖率8、为枚举类型创建仓9、翻转覆盖率10、在状态和翻转中使用通配符11、忽略数值12、不合法的仓13、状态机的覆盖率覆盖组详解覆盖组与类相似，一次
飞向星河
·
2023-11-19 04:51
sv
学习
System
Verilog
学习整理——例化连接与接口
目录3、System
Verilog
——设计例化和连接以及验证结构3.1设计例化和连接3.2验证结构4、System
Verilog
——接口interface4.1接口（把信号封装，便于维护和使用）4.2采样和数据驱动
Like_ai
·
2023-11-19 04:20
集成测试
模块测试
功能测试
System
Verilog
学习 （10）——线程控制
所有这些并发的活动在
Verilog
的寄存器传输级上是通过initial和always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语句块,测试平台使用许多并发执行的线程。
apple_ttt
·
2023-11-19 04:49
SystemVerilog
fpga
fpga开发
SystemVerilog
芯片验证
system
verilog
——覆盖率
目录1.覆盖率的意义2.覆盖率的分类2.1代码覆盖率2.2断言覆盖率2.3功能覆盖率3.功能覆盖率策略3.覆盖组4.数据采样4.1bin和总体覆盖率4.2bin的创建和应用4.3命名coverpoint和bin4.4条件覆盖率4.5枚举类型覆盖率4.6翻转覆盖率4.7wildcard覆盖率4.8忽略的bin4.9非法的bin4.10交叉覆盖率5.覆盖选项6.数据分析1.覆盖率的意义覆盖率是定量分析
乜悠
·
2023-11-19 04:48
systemverilog
硬件工程
定义交叉覆盖率技巧——system
verilog
2022/03/18此文章结论不正确。纠正：当你在coverpoint中自己建仓了（设置了bin），系统就不会再自动建仓，覆盖率数值限制在你设置bin值得范围。引言定义两个coverpointa,b，如果crossa和b,假定a中有4个bin，b中有5个bin，cross之后一定有20个bin吗？不一定。如果a中的bin没有将所有可能的值涵盖完，那么系统会分配默认的bin，那么交叉出来就不止20个
小小verifier
·
2023-11-19 04:48
systemverilog
systemverilog
verilog
System
Verilog
学习 （11）——覆盖率
目录一、概述二、覆盖率的种类1、概述2、分类三、代码覆盖率四、功能覆盖率五、从功能描述到覆盖率一、概述“验证如果没有量化，那么就意味着没有尽头。”伴随着复杂SoC系统的验证难度系数成倍增加，无论是定向测试还是随机测试，我们在验证的过程中终究需要回答两个问题：是否所有设计的功能在验证计划中都已经验证？代码中的某些部分是否从未执行过。覆盖率就是用来帮助我们在仿真中回答以上问题的指标。如今，覆盖率已经被
apple_ttt
·
2023-11-19 04:47
SystemVerilog
fpga
fpga开发
SystemVerilog
芯片验证
Verilog
中双向端口（inout） 的原理和使用方法
Verilog
中inout端口的使用方法（本文中所有
Verilog
描述仅为展示inout端口的用法，实际描述则需要更丰富的功能描述）Inout端口的使用在芯片中为了管脚复用，很多管脚都是双向的，既可以输入也可以输出
码尔泰
·
2023-11-18 21:13
fpga开发
龙芯杯
LoongArch
ISP 图像信号处理器数字IP实现
Linux软件请见ZynqMP-ISP图像信号处理器软件框架ISPLiteIP基于
verilog
实现了ISP常规处理模块，用于处理CIS(CMOSIma
Ryan_bian
·
2023-11-18 20:45
Camera
fpga开发
isp
图像处理
计算机网络学习~IPv4数据报格式
本文为计算机网络
学习系列
读书笔记网络层分组被称为数据报。网际协议（InternetProtocol）是TCP/IP体系中最主要的协议之一。
zpsimon
·
2023-11-18 19:08
学习笔记
网络协议
计算机网络（四）—— 网络层（7、8、9）：IPv4数据报的首部格式、网际控制报文协议ICMP、虚拟专用网VPN与网络地址转换NAT
计算机网络系列内容的学习目录→\rightarrow→谢希仁计算机网络
学习系列
内容汇总。
大彤小忆
·
2023-11-18 18:17
计算机网络
网络
网络协议
http
狂神
学习系列
18：Redis
狂神
学习系列
18：Redis声明：本文章是基于狂神的课程所编写，本人才疏学浅，内容仅作参考文章目录狂神
学习系列
18：Redis1.NoSQL概述1.1为什么使用NoSQL1.2什么是NoSQL1.3NoSQL
cocochimp
·
2023-11-17 18:19
Java技术栈学习系列
redis
Diamond软件的使用(6)--Lattice原语基本概念
LATTICE的原语什么是原语常用原语使用LATTICE的原语在该PDF中有原语调用接口的简单描述安装盘：\Diamond3.5\diamond\3.5_x64\cae_library\simulation\
verilog
zidan1412
·
2023-11-17 17:53
FPGA
fpga
Verilog
语法（六）——常用原语及UDP
在
Verilog
中，原语是一种用于建立数字电路的基本构建块。它们是预定义的逻辑功能，可以直接用于电路设计中，而无需进一步的描述或定义。
kyle_ic
·
2023-11-17 17:19
DIC
Verilog
fpga开发
硬件架构
Verilog
中reg型与wire型区别
从以下方面区别赋值语句连续赋值语句过程赋值语句输入输出综合wire型变量reg型变量仿真文件赋值语句连续赋值语句wire型数据只能被assign赋值，用以指定的组合逻辑信号。如：assignb=a；表达式右侧的计算结果可以立即更新到左侧，所以wire型数据需要持续的驱动，给wire型信号a逻辑值相当于通过导线。例：在组合逻辑电路中定义内部信号为wire型。过程赋值语句reg型一般在alwaysin
帅杰的芯路之旅
·
2023-11-17 13:06
#
FPGA基础知识
fpga开发
单片机
嵌入式硬件
verilog
中wire和reg的区别，什么时候用wire？什么时候用reg？
相信很多和我一样刚开始接触
verilog
语言的小白都会有这样的困惑，wire型变量和reg型变量到底有什么区别？什么情况下使用wire定义变量、什么情况下使用reg定义变量？
541板哥
·
2023-11-17 13:04
Verilog
verilog
Verilog
wire和reg分析2
原文地址：http://www.cnblogs.com/thymon/archive/2010/06/09/1754541.html作者：thymon版权申明：版权属于原作者，此处转载仅用于学习简单来说硬件描述语言有两种用途：1、仿真，2、综合。对于wire和reg，也要从这两个角度来考虑。******************************************************
dragon_cdut
·
2023-11-17 13:34
FPGA
Verilog
wire和reg分析2
Verilog
中reg和wire的区别
Verilog
中reg和wire的区别wire表示直通，即输入有变化，输出马上无条件地反映（如与、非门的简单连接）。reg表示一定要有触发，输出才会反映输入的状态。
是晓雨呀
·
2023-11-17 13:32
笔记
嵌入式
Verilog
基本语法之wire和reg
Verilog
语法之多，初期学习只需要掌握常用的语法就OK了，基本就可以用
Verilog
HDL语言去描述逻辑电路了，今天学习两种数据类型：wire和reg。
Leo_wh
·
2023-11-17 13:02
#
Verilog
verilog
fpga
reg
wire
Verilog
中的wire和reg
wire表示逻辑单元的物理连线，可以对应电路中的物理信号连接；该变量类型不能保持电荷；该变量需要有驱动源，一种是连接到一个门或者模块的输出端，另一种是用assign连续赋值语句对它进行赋值；若没有驱动源，将保持高阻态。reg寄存器型或存储器型（本质上是寄存器型变量阵列）；对应的硬件电路原件具有状态保持作用，能够存储数据，如触发器、锁存器等；常用于行为级描述1中，由赋值语句2对其进行赋值；reg型数
蒋楼丶
·
2023-11-17 13:32
FPGA
fpga开发
Verilog
中wire与reg类型的区别
摘自另外一个同学的播客，记录自己认为的重点：0、wire、reg都可以有四种取值：0、1、z、x；为了表示这四种取值，所以验证平台中引入可以表示四值的logic类型；1、wire型数据常用来表示以assign关键字指定的组合逻辑信号，模块的输入输出端口类型都默认为wire型，默认初始值是z。2、reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器。默认初始值是x
Mr_Penguin
·
2023-11-17 13:31
Verilog
经验分享
其他
Verilog
学习之wire类型与reg类型的区别
较为官方的解释（wire类型和reg类型在硬件描述语言中的释义）1、从电路综合角度来说2、从仿真分析角度来说三、什么时候去使用wire型变量或reg型变量1.wire型变量2.reg型变量总结前言前面我们学习了
Verilog
一个默默无闻的小程序员
·
2023-11-17 13:30
牛客网刷题
大数据
verilog
语法：reg与wire
Verilog
程序模块中输入输出信号类型缺省时自动定义为wire型。wire型信号可以用作任何方程式的输入，也可以用作“assign”语句或实例元件的输出。
FPGA_菜鸟
·
2023-11-17 13:29
FPGA
fpga开发
arm开发
学习
笔记
verilog
的wire和reg
1.wire可以理解为物理连线，不可用于always块中,常用assign语句赋值。2.reg具有存储性质。always块中的每个信号必须定义为reg型。3.阻塞赋值可以是wire赋值，也可以是reg的赋值。4.非阻塞赋值只能是reg的赋值。在硬件电路上的理解为并行执行的赋值语句。
cigarliang1
·
2023-11-17 13:29
Verilog
中Wire 和 Reg 的区别
wire和reg是
Verilog
程序里的常见的两种变量类型，他们都是构成
verilog
程序逻辑最基本的元素。正确掌握两者的使用方法是写好
verilog
程序的前提。
mail-mail
·
2023-11-17 13:29
FPGA
Verilog
中wire与reg的使用
wire表示直通，即输入有变化，输出马上无条件地反映（如与、非门的简单连接）。reg表示一定要有触发，输出才会反映输入的状态。reg相当于存储单元，wire相当于物理连线。reg表示一定要有触发，没有输入的时候可以保持原来的值，但不直接实际的硬件电路对应。两者的区别是：寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动。wire使用在连续赋值语句中，而reg使用在过程赋值语句（initial
无牙大白鲨
·
2023-11-17 13:58
Verilog
上一页
18
19
20
21
22
23
24
25
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他