E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
真值表
FPGA电路逻辑的原理图方式设计与验证
实验1：拼接4-16译码器3-8译码器管脚及
真值表
设计要求：利用两片3-8译码器拼接成4-16译码器原理图注：当输入D=0时，第一片3-8译码器工作，第二片禁止；当D=1时，第一片3-8译码器禁止，第二片工作
Sep_Young
·
2020-07-04 08:39
fpga
三态门介绍
对于图（a）其
真值表
如下：输入输出ENA1011000高阻态1对于图（b）的
真值表
为：输入输出ENA0011010高阻态1下面内容来自于百度百科之三态门三态门（Three-stategate）是一种重要的总线接口电路
李锐博恩
·
2020-07-04 07:11
Verilog/FPGA
实用总结区
用二极管、三极管和MOS管搭建逻辑门电路，你确定这些电路图不收藏？
文章目录1.二极管①二极管与门②二极管或门2.三极管①三极管非门②三极管与门③三极管或门④三极管与非门⑤三极管或非门3.MOS管①MOS管非门②MOS管与非门③MOS管或非门4.
真值表
①与门②或门③非门
记得诚
·
2020-07-04 04:57
电路设计
电路相关知识--读
5R-S触发器和D触发器具体的
真值表
?
weixin_30575309
·
2020-07-04 02:34
FPGA组合逻辑训练-三八译码器
组合逻辑电路在电路结构上，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路，通常可以通过
真值表
的形式表达出来。时序逻辑电路在
硬件嘟嘟嘟
·
2020-07-04 02:35
FPGA
求命题公式的
真值表
及主范式（栈实现）
设计思路首先用一个串来储存使用者所输入的命题表达式，依据人类的思维，会对输入的命题公式进行分析和计算，但计算机可不会，这时我们就要写入相关代码把使用者输入的命题表达式转换为计算机所能进行计算的后缀表达式，我们用计算机进行对数字相关运算时也是这个原理！首先用一个字符串来储存遍历命题表达式所遇到的命题变元，之后遇到操作符时就利用开发者根据C++运算符优先级自定义的操作符优先级函数对操作符的优先级比较来
皮皮晗
·
2020-07-02 14:42
数据结构
c++
数据结构
栈
Xilinx-7系列FPGA架构学习 --- 深入理解LUT
本质上，逻辑函数发生器存储的是
真值表
（TruthTable）的内容，而
真值表
则是通过布尔表达式获得。在vivado中，打开网表文件，选择相应的LUT，在property窗口中可以看到
真值表
。
nearcsy
·
2020-07-02 13:47
FPGA
真值表
文章目录
真值表
实验目的实验内容实验步骤实验源码实验结果示例
真值表
实验目的熟悉五个
真值表
，掌握
真值表
技术。
The_Only_God
·
2020-07-01 14:59
单片机学习——第二天（数码管显示原理）
由于数码管的段选都连在一起，则位选通过的数码管将会亮一样的数字3.位选的具体实现看具体单片机的电路图课本（郭天祥版）——由U2锁存器来控制本人使用的五一单片机——由138译码器实现（具体决定位选需要参考138译码器的
真值表
心之所向，学习以往
·
2020-07-01 06:08
TB6612FNG直流电机驱动
TB6612FNG每通道输出最高1.2A的连续驱动电流，启动峰值电流达2A/3.2A(连续脉冲/单脉冲);4种电机控制模式：正转/反转/制动/停止;PWM支持频率高达100kHz;功能引脚图：**逻辑
真值表
使用说明
Cool_qingshan
·
2020-06-29 15:26
电子器件
二进制与逻辑电路-CA
的表示定点数的表示浮点数的表示CMOS电路及工艺P管与N管反相器N沟道MOS晶体管的示意图MOS晶体管的工作状态MOS基本工艺---光刻P衬底nWellCMOS工艺版图CMOS逻辑电路基本逻辑电路逻辑表达式CMOS组合电路的组成
真值表
逻辑图时序逻辑电路
TheBetterKong
·
2020-06-29 14:07
计算机体系结构-国科大课程
电机驱动模块--L298N
就是我们如果要让电机转动，我们知道，需要给电机加上合适的电压就可以了，但是如果我们驱动多个电机，或者要使用单片机或者树莓派等用程序去控制电机的话，不可能是我们用插拔电源来实现，我们理所应当的选择“开关”来实现，然后利用
真值表
约定高低电平
邱敬宝
·
2020-06-29 11:45
硬件
【离散数学】给出
真值表
求其对应的主范式
分析：由已经学过的知识和编程基础知识分析该题：我认为主要难点有两个：第一个是
真值表
的输出问题第二个是主析取范式或者主合取范式的输出问题。
十月蟋蟀入我床下
·
2020-06-29 09:12
离散数学
试用74LS194加必要的门电路实现4位环形计数器(要求能自启动, 电路越简单越好). 要求它的有效循环状态Q0Q1Q2Q3为 1000->0100->0010->0001->1000
个无效状态的次态均为1000(Q0Q1Q2Q3).当状态为1000、0100、0010、0001时,对应芯片功能为"右移";当状态为其它12个无效状态时,对应芯片功能为"根据DCBA引脚置数".由此处的分析,绘制出下述
真值表
好梦成真Kevin
·
2020-06-29 03:23
数字电路
python3 if语句和条件表达式
if语句作用：让程序根据条件选择性的执行某条语句或某些语句语法:if
真值表
达式1:语句块1...elif
真值表
达式2:语句块2...elif
真值表
达式3:语句块3......else:语句块4...说明
金大毛爱柯基
·
2020-06-29 02:29
Python
Basic
【C#】位运算符（&，|，^，~ ，>>）
位运算符（&，|，^，~，>）常用位运算符有&，|，^运算符描述&与\或^异或
真值表
如下pqp&qp\qp^q00000010111111010011注：0表示false，1表示true即是0&0=00&
GreAmbWang
·
2020-06-28 20:25
C#
位操作符
(2)位与的
真值表
：1&1=1，1&0=0，0&1=0，0&0=0.举个例子：两个二进制数分别是10101010、01111010。
薛定谔的小灯泡
·
2020-06-28 18:00
Python基本语法_运算符详解
目录目录前言软件环境身份运算符算术运算符比较运算符位移运算符自变运算符位运算符逻辑运算符成员关系运算符Python
真值表
最后前言在前面的博文介绍了Python的数据结构之后，接下来结合Python操作符来对
weixin_34347651
·
2020-06-28 17:13
用3-8线译码器及门电路实现全加器
138
真值表
输入输出G1/G2A/G2BA2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7×1××××11111111××1×××111111110×××××11111111100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111
第八个猴子
·
2020-06-27 21:16
51单片机之动态数码管显示
138译码器的
真值表
如下图G1，G2A，G2B都是选通脚，当G1，G2A，G2B为100的时候138译码器开始工作，A为最低位，B为中间位，C为最高位。CBA=000B时,Y0为1，
WangLanguager
·
2020-06-27 13:59
C语言
嵌入式单片机
51单片机
数电实验九：计数器的设计
JK触发器功能/
真值表
CP时钟JK工作状态Q+Q^+Q+↓\downarrow↓00保持Q↓\downarrow↓01置零0↓\downarrow↓10置一1
wu-kan
·
2020-06-27 12:33
数电实验
数字电路基础知识(四) 加法器-半加器、全加器与超前进位加法器
由一个与门和异或门构成.
真值表
：verilog数据流级描述：//半加器模块moduleadder_half(inputwirea,inputwireb,outputregsum,o
摆渡沧桑
·
2020-06-27 11:39
数字电路基础
《离散数学》备考复习
也就是说，在不改变原意的基础上，按照最简单的方式翻译通用的方法：
真值表
法VxP（x）蕴含存在xP（x）利用维恩图解题证明两个集合相等：证明这两个集合互为子集常用的证明方法：任取待证集合中的元素构造相应的图论模型
XDU__St
·
2020-06-26 16:45
ACM基础知识
C语言系列--位操作
(2)
真值表
：1&0=01&1=10&0=00&1=0(3)从
真值表
可以看出：位与操作的特点是，只有1和1位于结果为1，其余全是0.(4)位与和逻辑与的区别：位与时两个操作数是按照二进制位彼次对应位相与的
qr_ljj
·
2020-06-26 04:41
c语言系列
全加器
真值表
一位全加器的
真值表
如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci[1]一位全加器的表达式如下：S
晓枫-迷麟
·
2020-06-26 03:30
日常
【Mark】组合逻辑电路
没有反馈路径或存储单元，只有逻辑门反馈路径，就是一个门的输出到另一个门的输入的连接组合逻辑电路，任一时刻的输出状态仅由该时刻的输入信号决定组合电路的两种表示：1.n个输入变量的2n种输入组合，对应2n个输出值，列
真值表
Earnest～
·
2020-06-26 02:18
数字逻辑
组合逻辑电路
【Mark】常用组合逻辑功能器件
点击目录传送ฅʕ•̫͡•ʔฅTop-Down设计方法编码器译码器/数据分配器数据选择器算术运算电路Top-Down设计方法组合逻辑功能模块对应中规模集成电路（MSI）逻辑功能简单的数字系统设计，（列
真值表
Earnest～
·
2020-06-26 02:18
数字逻辑
组合逻辑功能器件
非门（反相器）介绍
Verilog描述如下（“//”后面的语句为注释语句）：wirein;//"wire"为线信号关键字wireout;assignout=~in;//"assign"为赋值语句，"~"表示反向；相应的逻辑
真值表
如下
小鱼同学
·
2020-06-25 14:21
IC
Digital
IC
Python入门基础语法101-Wayne1
前缀转义序列续行标识符进制二进制转16进制特殊十六进制记忆二进制转8进制，每3位一断：十六、八进制转二进制十进制转2、8、16进制码制原码反码补码补码求原码补码加、减运算公式运算符比较运算符成员运算符身份运算符位运算逻辑运算
真值表
Jack Py Yan-Digieek
·
2020-06-24 19:41
Python便签
第二天____命题逻辑
主析取范式和主合取范式2.2.1极小项和极大项1.极小项的性质2.极大项的性质3.极小项和极大项的编码4.极小项和极大项的性质2.2.2主析取范式和主合取范式2.2.3主范式求解定理1.范式求解:公式转换法2.2.4
真值表
技术
AL.浮生未歇
·
2020-06-24 12:55
离散数学
第一天__命题逻辑和证明
命题逻辑和证明1.1命题1.1.1命题1.1.2联结词(()优先级小于¬)1.1.3逻辑运算符的优先级1.2命题公式和
真值表
1.2.1命题变元1.2.2命题公式(通常用G表示)1.2.3公式的解释(用I
AL.浮生未歇
·
2020-06-24 12:24
离散数学
python-Numpy数据分析（二）
•无法应用于高维数组•where和where的嵌套'''importnumpyasnpimportnumpy.randomasnp_randomprint('通过
真值表
选择元素')x_arr=np.array
Bruce小鬼
·
2020-06-24 12:37
python大数据分析
基于51单片机的直流电机闭环调速控制系统（PID算法）、（L298N）、（直流电机控制）、（PWM调速控制）、（Proteus仿真）
基本参数：内部结构：二，L298N引脚图：详细引脚说明如下：(摘自官方手册)三：L98N"
真值表
"ENAENBIN1IN2IN3IN4OUT1OUT2OUT3O
liuxianfei0810
·
2020-06-24 07:11
Proteus仿真
显示译码器——Verilog HDL语言
显示译码器任务描述相关知识逻辑原理共阴数码管及其电路编程要求源代码任务描述根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计，验证满足一个16进制7段数码显示译码器的规则，根据逻辑
真值表
和逻辑表达式完成表决功能
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
计数器——Verilog HDL语言
计数器任务要求相关知识逻辑原理同步16进制计数器
真值表
编程要求源代码任务要求根据所学的时序逻辑及数字电路的知识完成计数器的设计，验证同步16进制计数器的功能，进一步熟悉VerilogHDL文本设计流程，
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
全加器——Verilog HDL语言
全加器任务描述相关知识逻辑原理一位全加器
真值表
编程要求源代码任务描述根据所学的组合逻辑及数字电路的知识完成一位全加器的设计，验证满足一位全加器的规则，根据逻辑
真值表
和逻辑表达式完成表决功能。
MMagicLoren
·
2020-06-24 02:39
Verilog
HDL
半加器——Verilog HDL语言
半加器任务描述相关知识逻辑原理一位半加器
真值表
编程要求源码任务描述根据所学的组合逻辑及数字电路的知识完成半加器的设计，验证满足一位半加器的规则，根据逻辑
真值表
和逻辑表达式完成表决功能。
MMagicLoren
·
2020-06-24 02:38
Verilog
HDL
多路选择器——Verilog HDL语言
多路选择器任务描述相关知识逻辑原理多路选择
真值表
编程要求源代码任务描述设计一个2选1多路选择器。进一步熟悉VerilogHDL设计流程，组合电路的设计和测试。
MMagicLoren
·
2020-06-24 02:38
Verilog
HDL
Verilog
HDL
总结 离散数学知识点
否定为0，求极大项时相反；4.求极大极小项时，每个变元或变元的否定只能出现一次，求极小项时变元不够合取真，求极大项时变元不够析取假；5.求范式时，为保证编码不错，命题变元最好按P,Q,R的顺序依次写；6.
真值表
中
icepointLine
·
2020-06-23 17:44
数学
JS布尔操作符
三、逻辑或操作（||）1、如果两个操作数都是布尔值，结果服从或逻辑的
真值表
。2、如果有一个操作数不是布尔值，结果不一定返回布尔值。
迷人的洋葱葱
·
2020-06-23 14:05
离散数学
真值表
（c语言编程实现）
#include#include#include#include#include#definelllonglongusingnamespacestd;structnode{inta[5000];intflag[5000];}r[5000];intb[5000];charzimu[5000];intmain(){intn;cout>n;intsum=pow(2,n);charc[5000];cout
henucm
·
2020-06-23 14:58
学习
离散数学复习笔记-2
利用
真值表
技术求某公式的主析取范式和主合取范式（一般是大题）1.先列出
真值表
（
真值表
中不需要列出极大项和极小项）2.根据
真值表
中的公式等于1对应的情况写出极小项，构造主析取范式3.根据剩余极小项，进行取反获得主合取范式先列
真值表
再求主析取范式再根据主析取范式求主合取范式求某公式的主析取范式和主合取范式
马上有人鱼线的bao160
·
2020-06-23 10:58
离散数学
FPGA学习笔记（五）—— 组合逻辑电路设计
设计方法：分析
真值表
规律两种描述方式：方式1：用assign描述，用阻塞赋值=方式2：用always@(*)描述，用非阻塞赋值<=选择功能的三种描述方式:方式1：三目运算符？
dongchao6589
·
2020-06-23 05:29
Simulink建模与仿真学习笔记之组合逻辑（Combinatorial Logic）
模块概要模块名称：CombinatorialLogic所在库：LogicandBitOperations模块功能：实现
真值表
。模块外形：默认参数：模块分析：默认参数中的
真值表
为3路输入，2路输出。
booksyhay
·
2020-06-22 18:57
Simulink建模与仿真学习笔记之
真值表
（Truth Table）
1.1Simulink中使用
真值表
Simulink中，选择库浏览器=》Stateflow=>TruthTable默认只有一个输入端口u和一个输出端口y。
booksyhay
·
2020-06-22 18:56
数字电子技术基础笔记（精简）
2.3逻辑代数基本定理2.4逻辑函数的表示方法2.5逻辑函数的化简2.6具有无关项的逻辑函数化简第四章：组合逻辑电路4.1组合逻辑电路的特点4.2组合逻辑电路的*分析方法*（逻辑电路图->逻辑函数->
真值表
alanli036
·
2020-06-22 13:23
笔记
布尔函数代数标准型的求法
布尔函数的代数标准型布尔函数的小项表示布尔函数的小项表示可以由
真值表
直接得出，最小项表示如下：其中ai为0表示xi取反，每个最小项的系数为对应
真值表
的值，可知x的每个状态只能使得唯一一个最小项为1，其余都为
Zarlove
·
2020-06-22 10:44
布尔函数
代数
带书标准型
小项表示
最简与或式
MATLAB_stateflow_1
stateflow状态工具3、stateflow状态动作4、迁移状态关系设置5、数据和事件的定义6、modelexplorer三、stateflow建模仿真示例1、建模仿真流程2、嵌入式M函数的设置及调用3、
真值表
的设置及使用
JISANSAN
·
2020-06-21 22:35
TB6612FNG电机驱动模块使用说明
也就是可以驱动两个电机下面分别是控制两个电机的IO口STBY口接单片机的IO口清零电机全部停止，置1通过AIN1AIN2，BIN1，BIN2来控制正反转VM接15V以内电源VCC接2.7v–5V电源GND接地驱动1路PWMA接单片机的PWM口
真值表
ABC_Orange
·
2020-06-21 16:38
数字电路基础知识（一）
真值表
/卡诺图1.建立时间和保持时间Setuptime，Tsu建立时间在时钟沿到来之前数据稳定不变的时间，如果建立的时间不满足，那么数据将不能在这个时钟上升沿被稳定的打入触发器Holdtime，Th保持时间时钟沿到来之后数据稳定不变的时间
ChuanjieZhu
·
2020-06-21 09:40
数字设计
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他